
トランジスタ技術

SPECIAL No.49

特集 徹底解説 Z80マイコンのすべて

Z80CPUの概要から周辺LSIの活用法, ICEによるデバッグまで



エレクトロニクスの基礎と実用技術を濃縮したフィールド・ワーク・マガジン

トランジスタ技術SPECIAL

季刊●85判●定価: 1~33定価1,570円 34~45定価1,631円 46~49定価1,723円 50~57定価1,835円 50以降定価1,840円

子门。日马士,一定四十二十四次四十,5701	1 04 40 ACIMIT, 0011 1 40 40 ACIMIT, 7 COL 1	00 07ACIMIT,00013 00PX14ACIMIT,04013
□個別半導体素子 活用法のすべて 基礎からマスタするダイオード、トランジスタ、 FETの実用回路技術	②回路デザイナのためのPLD最新活用法 PLDのプログラミング法からPALライタの製作まで	43 Cによるマイコン制御プログラミング 86系ペリフェラルを中心とした
③PC9801と拡張インターフェースのすべて 16ビット・パソコンを使いこなすためのハード &ソフト	②ハードディスクとSCSI活用技術のすべて 本格活用のためのハード&ソフトのすべてを詳解	44フィルタの設計と使い方 アナログ回路のキーポイントを探る
4)C-MOS標準ロジックIC活用マニュアル 実験で作ぶ4000B/4500B/74HCファミリ	28最新・電源回路設計技術のすべて 3端子レギュレータから共振型スイッチング電 源まで	45PC98シリーズのハードとソフト 386&486マシンを使いこなす!
5 画像処理回路技術のすべて カメラとビデオ回路、パソコンと隔合させる	29マイコン独習Z80完全マニュアル 手作りの原点から実用ソフトの作成まで	46アナログ機能ICとその使い方 民生用AV機器からマルチメディア分野で活躍 する
⑥ Z80ソフト&ハードのすべて 基礎からマクロ命令を使いこなすまでのノウハ ウを集大成	③ ニュー・メディア時代のデータ通信技術 赤外線、無線通信技術からLAN、光ファイバ を用いた高速通信技術まで	47高周波システム&回路設計 通信新時代の回路技術とシステム設計
8 データ通信技術のすべて シリアル・インターフェースの基礎からモデム の設計法まで	③基礎からのビデオ信号処理技術 複合映像信号の理解からハイビジョン信号の提 え方まで	48作れば解るCPU ロジックICで実現するZ80とキャッスル・マシン
¶パソコン周辺機器インターフェース詳解セントロニクス/RS−232C/GPIB/SCSIを理解するために	③2実用電子回路設計マニュアル アナログ回路の設計例を中心に実用回路を詳述	49徹底解説 Z80マイコンのすべて Z80CPUの概要から周辺LSIの活用法、ICEの デバックまで
10 BM PC&80286のすべて 世界の標準パソコンとマルチタスクの基礎を理 解する	33オプト・デバイス応用回路の設計・製作 光素子を使いこなすための製作ドキュメント	⑤フレッシャーズのための電子工学講座 電磁気学の基礎から電子回路の設計,製作まで をやさしく解説
11フロッピ・ディスク・インターフェースのすべて 需要の急増するFDDシステムの基礎から応用 まで	③4つくるICエレクトロニクス 機能ICを使って実用機器を作ろう 〈在庫僅少〉	51)データ通信技術基礎講座 RS232Cの徹底理解からローカル通信の実用技術まで
13シミュレータによる電子回路理論入門コンピュータを使ったアナログ回路設計の手法を理解するために	35C言語による回路シミュレータの製作 Quick Cでのプログラミングとフィルタ回路の 解析	52ビデオ信号処理の徹底研究 映像信号の基礎から高画質化のためのディジタ ル信号処理の方法まで
14技術者のためのCプログラミング入門 MS-C、Quick C、Turbo Cによるソフトウェア 設計のすべて	36基礎からの電子回路設計ノート トランジスク回路の設計からビデオ画像の編集 まで	53パソコンによる計測・制御入門 研究室や実験室で必要なデータ収集のノウハウ を基礎から解説
15アナログ回路技術の基礎と応用 計測回路技術のグレードアップをめざして 〈在庫僅少〉	③7実用電子回路設計マニュアル Ⅱ 豊富な回路設計例から最適設計を学ぼう	54実践パワー・エレクトロニクス入門 パワーMOS FETとIGBTの使い方をやさしく 解説
16A-D/D-A変換回路技術のすべて アナログとディジタルを結ぶ最新回路設計ノウ ハウ	38/280システム設計完全マニュアル 周辺I/Oボードの設計とマイコン・システムの 開発	55作ってわかる電子回路製作入門 やさしい電子工作からパソコンを使ったシステ ム開発まで
17 OPアンプによる回路設計入門 アナログ回路の誤動作とトラブルの原因を解く	39A-Dコンバータの選び方・使い方のすべて アナログ信号をディジタル処理するための基礎 技術	56電子回路シミュレータ活用マニュアル アナログ回路解析だけでなくディジタル回路解析も追加された
19PC9801計測インターフェースのすべて オリジナル拡張ボードでパソコンを実践活用し よう	40電子回路部品の活用ノウハウ 機器の性能と信頼性を支える受動部品の使い方	57最新・スイッチング電源技術のすべて 効率とノイズを重点的に解説したソフト・スイ ッチングの指南書
20アナログ回路シミュレータ活用術 ゲーム感覚の回路設計を体験しよう	41実験で学ぶOPアンプのすべて 汎用OPアンブから高性能OPアンブまで	58基本・C-MOS標準ロジックIC活用マスタ 低電圧動作とドライブ能力の向上をはかった
22ディジタル回路ノイズ対策技術のすべて TTL/CMOS/ECLの活用法と誤動作ノトラブルへの処方	42高速ディジタル回路の測定とトラブル解析 ハイスピード・ディジタル信号を高周波と提ら える	59新世代Z80CPUで学ぶマイコン入門 RISCライクなZ80互換プロセッサKC80を詳解 する

CQ出版社 ®170 東京都豊島区巣鴨1-14-2 販売部☎03-5395-2141 振替 00100-7-10665

トランジスタ技術

CONTENTS


SPECIAL No.49

特集	徹底解説 Z80マイコンのすべて Z80CPUの概要から周辺LSIの活用法、ICEによるデバッグまで
第〇章	私たちの生活を支える縁の下の力持ち マイコンとはなんだろう〈野口智樹〉
第1章	Z80 CPUの概要 〈額田忠之〉
第2章	Z80 を自由自在に動かすための Z80 のレジスタと命令〈野口智樹〉
第3章	アクセス・タイミングの計算からバンク切り替えまで メモリ周辺回路の設計〈村田浩義/北川信孝〉
第4章	外部装置との情報のやり取りの窓口 /〇周辺回路の設計〈村田浩義/北川信孝〉 ········44
第5章	電源ONからマイコンを動作させるまでの回路 クロック & リセット周辺回路の設計〈野口智樹〉
第6章	割り込みの受け付けから割り込み処理の開始まで Z80 の割り込みシステムの動作 〈末木 豊/野口智樹〉69
	Appendix Z80 の割り込み動作の詳細 〈磯沼 薫〉90
第7章	スイッチ入力やLEDの点灯をコントロールする Z80 PIOの使い方 〈野口智樹〉92
第8章	時間を計ったり、クロック数を数える Z80 CTCの使い方 〈野口智樹〉
第9章	シリアル通信の初期化から送受信プログラムまで Z80 SIOの使い方 (高見 豊)
第10章	東芝TMPZ84C0xx/ザイログZ84Cxx/川崎製鉄KL5C8012の使い方 周辺組み込み & Z80 互換高速CPUの活用(高見 豊/菅原尚伸/菊地恭徳/北 孝) ······] 30
第11章	アセンブラによるソフト開発からICEによるデバッグまで Z80 マイコン・システム開発手順 〈野口智樹/藤丘勝信〉150
■ 頒布ディ	ィスクの内容と申し込み書

特集 徹底解説 Z80 マイコンのすべて

Z80 CPUの概要から周辺LSIの活用法,ICEによるデバッグまで

本誌は Z 80 マイコンの概要からメモリや I/O の接続方法, PIO や CTC, SIO の周辺 LSI の使い方, そして周辺 LSI を組み込んだものや Z 80 互換高速 CPU について, その活用方法を徹底解説します。 さらに Z 80 を使ったマイコン・システムの開発の流れ, アセンブラの使い方から ICE を使ったデバッグの方法も解説します。



私たちの生活を支える縁の下の力持ち

マイコンとはなんだろう

野口智樹

家電製品の中に潜むマイコン

● どこにでもあるマイコン

身の回りの家電製品をみてください。テレビやビデオはもちろん、洗濯機、冷蔵庫、掃除機、エアコンなどにいたるまで、マイコンが入っていない家電製品を探すのがたいへんかもしれないほど、多くの製品にマイコンが入っています。

宣伝やカタログでよくみかける"ファジー"だの "AI"だの"ニューロ"だのという言葉,これらはマ イコンがあってこそはじめて実現できるものなのです。

● マイコンのお仕事

マイコンは家電製品の中でどんな仕事をしているか みてみましょう.

ここでは例としてエアコンの中に入っているマイコンについて考えてみます。図1に簡単なエアコンの内部ブロックの例を示します。

エアコンには部屋の温度を測定する温度センサ,人間が設定する温度設定スイッチ,そして温度を上げたり下げたりするヒータやクーラが内蔵されています。そしてこれらをコントロールするマイコンがあります。まずマイコンは、部屋の温度をセンサから取り込み

ます。そして温度設定スイッチの指示値を読み込んで、 測定した温度と比較します。

温度センサから部屋の温度がだいぶ低いことがわかりました。そこでマイコンはヒータを動作させます。 しばらくすると部屋が暖まり、指定した温度に近づいてきました。そこでマイコンはヒータの動作を止めます。逆に温度が高くなればクーラを動作させるわけです。

市販されているエアコンはさらに湿度を測定したり、 部屋にいる人間の気配を感じて人間のいる方向へ風を 送ったりといったように、さらに多くのセンサをつけ 外部の情報を読み取り、いろいろなデータから判断し てヒータやクーラの温度や送風の風向きをコントロー ルしています。

このように、外部の温度などをセンサで読み取ったり、設定スイッチの状態を読み込み、何らかの判断をして、何かを動かしたり止めたりするという作業を繰り返すのがマイコンの仕事です。


マイコン・システムの構成

● マイコンの構成要素

マイコンは三つの基本的な要素から成り立っていま

〈身のまわりの家電製品はマイコンだらけ〉





す. まずいちばん重要なのが、計算をしたり判断をしたりする CPU(中央演算装置)と呼ばれる部分です。そしてその CPU を動作させるためのプログラムを記憶したり、入力されたデータを保存したりするためのメモリ、もう一つは外部から信号を読み込んだり、外部機器をコントロールするための入出力(I/O)部分です(図 2)。

これらの三つのうちどれか一つが欠けても、マイコン・システムは構成できません。また三つの要素があるからといって、かならず3個の部品から成るというわけでもありません。ワンチップ・マイコンとよばれるものは、これら三つの要素が一つのICの中に組み込まれています。

● アドレス/データ・バス、制御線

これら CPU、メモリ、I/O を接続するのがアドレス・/パス/データ・/パスというデータ線の束です(図3)。


アドレス・バスとは、その名のとおりメモリや I/O の番地を指定するための線で、データ・バスとは、アドレス・バスで決めたメモリや I/O の番地にデータを書き込んだり読み込んだりするときの、データの通り道です。

またこれとは別に、メモリなのか I/O なのかを指定する線、データの読み込みか書き込みかの制御線など、何本かの制御線があります。

● マイコンの基本動作

先ほど説明したエアコンの例に戻しましょう. 温度


〈図 2〉マイコンの3要素




人間とマイコンロインタースース部分外部との信号のやりとり



計算に4制御したりする電子顕脳



マイコンのプログラムやデタを記憶する



センサからの信号や、人間が設定した温度スイッチの情報の入力、またヒータやクーラのコントロール出力は、マイコンの I/O に接続されています。

"温度センサの出力を読み込め"や "ヒータを ON しろ"というプログラムはメモリに記憶しておきます。

電源ONでエアコンが動き出すと、まずマイコンはアドレスOの命令をメモリから読み込みます。

この命令は"温度センサの出力を読み込め"でした。 そこで今度はアドレス・バスに温度センサの I/O アドレスを出力し、センサからのデータを入力します。

そしてまた次の命令を読み込みます。 "温度設定スイッチの指示値を読み込め"でした。今度は温度設定スイッチのI/O アドレスをアドレス・バスに出力し、設定スイッチの状態を入力します。

またまた次の命令を読み込み、温度センサからのデ


ータと設定スイッチからのデータとどちらが温度が高 いかを判断します。

そして温度センサから読み込んだ部屋の温度が低ければアドレス5にジャンプします.


アドレス 5 の命令は,ヒータを ON しろという命令です.アドレス・バスにヒータの I/O アドレスを出力し,ヒータを ON するという意味の FFh というデータを出力します.これでヒータが ON されます(図4).

このようにマイコンは、命令を読み込んで、その命令に従って別のメモリ・アドレスのデータを読み込んだり、I/Oアドレスにアクセスしてデータを入出力します。

そしてふたたび次の命令を読み込んで動作を繰り返 します。



トランジスタ技術



● CPU 動作のまとめ

図5にCPUの細かな動作の移り変わりを示します。 CPUが動作を繰り返すには、クロックと呼ばれる基準信号が必要です。人間でいえば心臓の鼓動のようなものでしょうか。クロック周波数が早ければ、それだけ高速なCPUといえます。

CPUが命令を読み込むには、まず読み込みたい命令のアドレスをアドレス・バスに出力します。命令はメモリから読み出すわけですから、次のクロックのタイミングでメモリ読み出し信号が出力(アクティブ)されます。そして次のクロックのタイミングで、CPUは命令を読み込みます。次のクロックではもう命令を読み込んだ後なので、メモリ読み出し信号を戻します。

これが CPU が命令を読み込むときの動作です。この一連の動作を、命令のことをオペコードと呼ぶことから、オペコード・フェッチ・サイクルと呼びます。またメモリからデータを読み出しているともいえるので、メモリ・リード・サイクルとも呼びます。

さて、次にこの命令の実行です。読み込んだ命令は 温度センサの I/O から温度データを読み込む命令で した。

そこで、まず温度センサの I/O アドレスをアドレス・バスに出力します。次のクロックでは I/O 読み出し信号が出力され、次のクロックで CPU はデータを

読み込みます。読み込みが終わったので、次のクロックでは I/O 読み出し信号は元に戻ります。

これで温度センサからのデータの読み込みが終わりました。この動作もI/Oからデータを読み込んでいるので、I/O リード・サイクルと呼びます。

またこれらのメモリ・リード・サイクルや I/O リード・サイクルなど、CPU の各行程をマシン・サイクルと呼びます。

ここでアドレス・バスやデータ・バスをみてください。時間経過にしたがって出力されているデータが次々に変化しています。ある瞬間は命令だったり、ある瞬間はI/Oのデータだったりします。これを時分割制御と呼びます。

CPU にはいろいろな種類がありますが、世の中にあるほとんどの CPU は、だいたいこのようなタイミングで動作していると思って間違いありません.

● なぜ Z80 か

これを否定しまうと、本書の存在意義がなくなってしまうのですが…。

やはり Z80 は8 ビット・マイコンとして広く使われている,この一言につきると思います。

それでは次章から、Z80CPUの概要や動作について、 詳しく解説していきましょう。

(トランジスタ技術1994年6月号に加筆,修正)

Z80とはどんなCPUだろう

Z80CPUの概要

額田忠之


• はじめに

パソコンの CPU は i486 や Pentium の時代になっていますが、マイコンの勉強を始めようとしている人にとって、これらの CPU は複雑すぎて理解の範囲にあるとはとても考えられません。比較的単純な 8 ビット CPU から手をつけるのが妥当であると思われます。8 ビット CPU といえばインテルの 8080A、モトローラの 6800、ザイログの Z80 がありますが、現在でも入手可能なのは Z80 だけです(秋葉原などの部品屋を捜せば、今でも 8080A くらい売っているかもしれませんが)。したがって、マイコンの学習用として Z80 はよい選択であると言えます。

ここでは、Z80とはどんなマイコンなのか、 Z80CPUの概要について解説します。

なお余談ですが、日本では Z80 は「ゼット・はちじゅう」または「ゼット・はちまる」と呼ばれていますが、米国人はもちろん「ズィ・エイティ」と呼んでいます.

〈図 2〉 Z80CPU の信号線



Z80 CPU のアーキテクチャ

● Z80 の種類

まず Z80CPU がどんな形をしているか,図1にパッケージ(外形)の種類とピン配置を示します。40ピンの DIP(デュアル・インライン・パッケージ)や44ピンの QFP(クワッド・フラット・パッケージ),44ピン・チップ・キャリアなどがあります。44ピンになっても増えた4ピンは NC(No Connection)です。

Z80 に限らず、マイコンはクロックと呼ばれるパルス信号を基準に動いています。 Z80 は当初、クロック 周波数 2.5 MHz のものしかありませんでしたが、少しずつ改良されて現在では表1に示すように最高 20 MHz 動作のものまであります。

● Z80 の各種信号線

図1に示した外観でわかるように、Z80には40本ものいろいろな信号名のついたピンがあります。それぞれの名称や意味、動作を図2と表2に示し説明します。

どの信号線もそれぞれ重要な意味があるのですが, ここでは特に重要な信号線について説明します.

▶ アドレス・バス

バスとは信号線の束と考えてください。ということは、アドレス・バスとは番地を示す信号線の束という意味になります。第0章で説明したように、マイコンは命令やデータをメモリから読み込みます。またセンサの信号をI/Oから読み込みます。このとき、どのメモリから読み込むのか、またはどのセンサからデータを読み込むかの番地を指定する必要があります。この指定のためにアドレス・バスが使われます。


Z80 にはアドレス・バスが 16 本あり、それぞれ A_0 ~ A_{15} という名前がついていて、 2^{16} つまり 0000 h ~0 FFFFh (h は 16 進数を示す添え字)までの 64 K バイトのメモリを管理することができるのです。

▶ データ・バス

アドレス・バスが番地を示す信号の東なら,データ・バスはデータを示す信号の東となります。メモリ

〈図 1〉 Z80CPU の パッケージ





NMOS タイプ	最高動作周波数
Z0840004	4 MHz
Z0840006	6.17 MHz
Z0840008	8 MHz

CMOS タイプ	最高動作周波数
Z84C0006	6.17 MHz
Z84C0008	8 MHz
Z84C0010	10 MHz
Z84C0020	20 MHz

から読み込んだ命令やI/O からのデータは、このデータ・バスを通してCPU に読み込まれます。Z80 では $D_0 \sim D_7$ O 8 本の線があります。


MREQ, IORQ


マイコンには命令やデータを読み書きするためのメモリと、センサからの信号を読み込む I/O があります。これらの番地の指定にアドレス・バスが使われると説明しました。つまり番地指定にはメモリ、I/O にかかわらずアドレス・バスが兼用されるわけです。

そこでメモリを読みたいのか、I/O を読みたいのかという指定を別の信号線で指定する必要があります。 そのための信号線がこの \overline{MREQ} と \overline{IORQ} です。メモリを読み書きしたいときは \overline{MREQ} が、I/O を読み書きしたいときは \overline{IORQ} が I レベルになります。

メモリか I/O かを区別していますが、ハードウェア的には \overline{MREQ} と \overline{IORQ} のどちらの信号がアクティブ(有効になる)かという違いだけです。

RD, WR





(c) 44ピン·チップ·キャリア








〈写真 1〉 Z80CPU の外観(上: DIP, 左下: QFP, 右下:チップ・キャリア)

〈表 2〉 Z80CPU の各種信号線と機能

ピン名	信号線名	入/出力	有効極性	機能
$A_a \sim A_{15}$	Address Bus アドレス・バス	出力 3ステート	Н	 16ビットのアドレス・バス、A₀が最下位(LSB)で、A₁₅が最上位(MSB)。メモリに対しデータの読み書きをするときに、このバスにより64 K バイト中の1 バイトを選択する。 IN A、(n)およびOUT(n)、A 命令実行時には、I/O ポート・アドレス、n が A₀~A₇に出力される。 IN r、(C)、OUT(C)、r などレジスタ C を I/O アドレスとする入出力命令では、レジスタ C の内容が A₀~A₇に出力され、レジスタ B の内容が A₈~A₁₅に出力される。 DRAM 用のリフレッシュ・アドレスは A₀~A₆に出力される。 DMA 要求許可時(BUSACK="L")には、A₀~A₁₅はハイ・インピーダンスになる
$D_0 \sim D_7$	Data Bus データ・バス	入出力 3 ステート	Н	・8ビットの双方向データ・バス、D。が最下位(LSB)で、D,が最上位(MSB) ・このバスを通じてメモリやI/Oとデータのやりとりをする。 ・DMA 要求許可時には、ハイ・インピーダンスになる。 ・割り込みベクタもこのバスを通じて読み込まれる。
M1	Machine Cycle One Ml サイクル	出力	L	 オペコード・フェッチ・サイクル(MI サイクル)を実行していることを示す。 割り込みベクタ要求時には、IORQ が同時に"L"になる。
MREQ	Memory Request メモリ・リクエスト	出力 3 ステート	L	 メモリとデータのやりとりをするときに、この信号は"L"になる。データの方向はRDまたはWRで決まる。 DRAM用のリフレッシュ・アドレスを出力するときにはRFSH信号とともに"L"になる。 DMA要求許可時には、ハイ・インピーダンスになる。
ĪORQ	I/O Request I/O リクエスト	出力 3 ステート	L	 I/O とデータのやりとりをするときに、この信号は"L"になる。データの方向はRD またはWRで決まる。 割り込みベクタ要求時には、MI が同時に"L"になる。 DMA 要求許可時には、ハイ・インピー・ダンスになる。
RD	Read 1) — F	出力 3 ステート	L	 メモリまたは I/O からデータを読み込むときに"L"になる。メモリと I/O の識別は MREQ と IORQ により行われる。 DMA 要求許可時には、ハイ・インピーダンスになる。
WR	Write ライト	出力 3 ステート	L	・メモリまたは I/O に対してデータを書き込むときに"L"になる。メモリと I/O の職別は $\overline{\text{MREQ}}$ と $\overline{\text{IORQ}}$ により行われる。 ・ $\overline{\text{DMA}}$ 要求許可時には、ハイ・インピーダンスになる。
RFSH	Refresh リフレッシュ	出力	L	・ DRAM 用のリフレッシュ・アドレスが $A_0 \sim A_6$ に出力されていることを示す。
HALT	Halt ホールト	出力	L	・ HALT 命令が実行したことを示す。この後、割り込みまたは NMI 要求 が発生するまで、CPU は NOP 命令の実行を繰り返す。
WAIT	Wadt ウェイト要求	入力	L	・ CPU がメモリまたは I/O をアクセスするとき、この信号を"L"にすると CPU はウェイト・サイクルを挿入し、アクセス時間を延長する。
INT	Interrupt Request 割り込み要求	入力	L	・ この信号が"L"であると、 CPU は割り込み受け付け禁止条件が解除されたときに、 \overline{IORQ} と \overline{MI} を"L"にすると同時に、割り込みベクタをデータ・バスを通して読み込む。
NMI	Non Maskable Interrupt マスク不可能な 割り込み要求	入力	L	・ この信号の立ち下がりエッジを検出すると、CPU はその時点で実行していた命令の終了時にもっとも優先度の高い割り込みを発生する。
RESET	Reset リセット	入力	L	・ この信号が"L"であると(最低3クロック期間)、CPU はつぎのようにり セットされる。 (1) プログラム・カウンタの値はゼロになる。 (2) 割り込み受け付けが禁止される。 (3) インタラプト・レジスタ(I)がゼロ・クリアされる。 (4) リフレッシュ・レジスタ(R)がゼロ・クリアされる。 (5) 割り込みモードがゼロ(IM0)になる。
BUSREQ	Bus Request バス・リクエスト	入力	L	 この信号が"L"であると、CPU はその時点に実行していたマシン・サイクル終了時に、アドレス・バス、データ・バスならびに制御信号をハイ・インビーダンスにし、バスの制御権を外部回路(例えば DMA コントローラ)に譲る。
BUSACK	Bus Acknowledge バス・アクノリッジ	出力	L	・ BUSREQ 信号が"L"であることを認識し、バスをハイ・インピーダンスにした後、この信号を"L"にしてバスが解放されたことを外部に知らせる。
CLK	Clock 2 u y 2	入力	_	・ シングル・フェーズの MOS レベルのクロック。 最小 最大 "L"電圧 $-0.3~{ m V}$ $0.45~{ m V}$ "H"電圧 $V_{cc}-0.6~{ m V}$ $V_{cc}+0.3~{ m V}$



以上の信号線で、メモリか I/O か、そしてどのアドレスかは指定できます。残るはそのアドレスに対してデータを読み込むのか書き込むのかの信号線が必要です。それがこの \overline{RD} と \overline{WR} です。

► RESET

これはリセット信号入力です。これをLレベルに すると CPU は初期化状態になり、Hレベルにすると、 メモリのアドレス 0000h から命令を読み込んで動き出 します。

▶ M1

これは CPU がメモリから命令を読み込んでいると きに L レベルになる信号線です。

● Z80 の内部構成

図3に Z80 の内部構成図を示します。CPU をバス幅で分類する呼び方がありますが、Z80 は図で示すように、内部バスが8ビットなので、8ビット CPU に分類されています。

ブロック図は複雑そうですが、とりあえず重要な部分を説明します。

► ALU(Arithmetic Logical Unit)

日本語訳では中央演算装置で、何のことはない、計算をする部分です。計算といっても、足し算や引き算、 論理演算程度しかできません。

実は Z80 はかけ算やわり算ができません。これらの計算は、足し算や引き算を組み合わせて計算します。

▶ 命令レジスタ&デコーダ

CPUがメモリから読み込んだ命令が、どんな命令であるかを解読する部分です。ここで命令を解読して、

CPU 制御部に信号を送ります。

► CPU 制御部

命令デコーダで解読された命令によって、CPU内部の各部に制御信号を送る部分です。

▶ アドレス・バス・バッファ/データ・バス・バッファ さきほど説明したアドレス・バスやデータ・バスをコ ントロールするところです。

アドレス・バスの役割は番地を指定することですから、必ず出力方向になります。

データ・バスはデータを読み込んだり書き込んだり するので、双方向に制御できます。

▶ レジスタ・セット

レジスタとは、メモリから読み出したデータや計算した結果を、CPU がいったん覚えておくところです。

Z80には26個のレジスタがあります。これらのレジスタの中には使い方が完全に決まっているレジスタもあります。また特に決まっていないものを汎用レジスタと呼びます。

▶ テンポラリ・レジスタ

このレジスタが Z80 内部に本当に存在するかは不明ですが、これがあると考えたほうが、CPU 内部の動作説明が理解しやすくなります。

■ Z80 の各種レジスタ

それでは、Z80 にはどんなレジスタがあるのでしょうか。特に重要なレジスタについて説明します。

▶ アキュムレータ(A)

Z80 でいちばん重要なレジスタがこのアキュムレータである A レジスタです。というのも、Z80 の各種

演算は必ずAレジスタに対して行われ、その演算結果も必ずAレジスタに格納されるからです。

▶ フラグ・レジスタ(F)

例えば、AレジスタとBレジスタの値を比較した ときに、どちらのレジスタの値が大きいかなどの結果 を覚えておくレジスタです。

▶ レジスタ B, C, D, E, H, L

これらは汎用レジスタと呼ばれます。各レジスタのサイズは8ビットですが、BC、DE、HLレジスタの組み合わせで、16ビット・レジスタとしても使えます

また汎用レジスタとはいえ、命令によってはそれぞれのレジスタを特殊な用途に使う場合もあります.


▶ インデックス・レジスタ(IX, IY)

これは 16 ビット・レジスタで、メモリからデータ列 を読み込むときに、プログラム的に便利な使い方ができるように考えられたレジスタです。

▶ プログラム・カウンタ (PC)

次にどのアドレスの命令を読み込むかを記憶してい

〈図 4〉 オペコード・フェッチ・サイクル(M1 サイクル)



るレジスタです。メモリから命令を読み込むたびに1 ずつ増えていきます。

またジャンプ命令が実行されたときは、そのジャンプ先のアドレスの値が入ります.

▶ スタック・ポインタ(SP)

レジスタの値を一時的に保存したり、サブルーチン・コールなどの戻りアドレスを保存するために使われる、メモリ領域のアドレスを示すカウンタです。

● 裏レジスタとは

図3の CPU 内部プロック図をみると, A レジスタや B レジスタなどと同じ名前で, それぞれに "'"のついたレジスタがあります。 ちょうど裏に隠れている感じなので、裏レジスタと呼ばれます。

これらのレジスタは、まさに表裏一体というイメージで、裏レジスタと表レジスタを切り替える命令で、 どちらを表に出すか切り替えて使います。

この裏レジスタは、IXやIYレジスタにはありません。

Z80の動作

次は Z80 の動作についてみてみます。 Z80CPU が 命令を実行する場合,以下の五つの基本動作(マシン・ サイクル)を組み合わせて行います。


- (1) オペコード・フェッチ・サイタル(M1 サイクル)
- (2) メモリ・リード・サイクル
- (3) メモリ・ライト・サイクル
- (4) I/O リード・サイクル
- (5) I/O ライト・サイクル

では、まずこれらのマシン・サイクルについて説明 し、その後で特定の命令がどのように実行されるかを 説明します。

● オペコード・フェッチ・サイクル

オペコード・フェッチとは、CPU が命令を読み込む ことです。どの命令を実行する場合でも、最初のマシン・サイクルはオペコード・フェッチ・サイクルから始

〈図 5〉 メモリ・リード/ライト・ サイクル



まります。その意味でこのマシン・サイクルは M1 サイクルとも呼ばれます。

このサイクルは命令のオペコードをメモリから読み取ります。24にオペコード・フェッチ・サイクルのタイミングを示します。このマシン・サイクルは、4クロック期間からなり、それぞれのクロック期間には $T_1 \sim T_4$ という名前がつけられています。

まず T_1 のときに、プログラム・カウンタの内容がアドレス・バス $(A_0 \sim A_{15})$ に出力され、ついで $\overline{M1}$ 、 \overline{MREQ} と \overline{RD} がLレベルになります。

メモリから読み出されたデータ(命令のオペコード) は T_3 の立ち上がりで CPU 内に取り込まれます。その後、アドレス・パス上にリフレッシュ・アドレスが出力され、 \overline{RFSH} および \overline{MREQ} が L レベルになります (DRAM のリフレッシュ・サイクル)。

命令実行時には必ず一つの M1 サイクルが実行されますが、このサイクルが 2 回実行される命令もありま

す。命令の先頭バイトが DDh, EDh, FDh である命令はオペコードが 2 バイトになるので, M1 サイクルは 2 回実行されます。

● メモリ・リード/ライト・サイクル

このマシン・サイクルは、命令のオペコードに続く オペランド部分をメモリから読み取るとき、および命 令が指示するメモリ・アドレスに対してデータの読み 書きをする場合に実行されます。オペランドとは、た とえるなら"AレジスタとBレジスタを○○する" という命令のレジスタの指定にあたる部分です。

両サイクルはRDが出力されるか、WRが出力されるかが異なるだけなので、一緒に説明します。図5にメモリ・リード/ライト・サイクルのタイミングを示します。

メモリ・リード・サイクルでは、 T_1 のときにメモリ・アドレスが A_0 ~ A_{18} 上にのせられた後、 \overline{MREQ} および \overline{RD} がLレベルになります。メモリから読み出さ

Z80 七不思議 アーキテクチャ編

Z80 が誕生して約20年、その間の技術の進歩は めざましいものがあります。このコラムでは、今考 えるとなぜ Z80 ではこうなっているのかといった 点について、Q&A 方式で考えてみたいと思います。

は : 8080より Z80 はレジスタが強化されているが、A レジスタや HL レジスタをバンク切り替え方式にしたのはなぜか。 EXX 命令で切り替えないとアクセスできないのでは面倒だし、一概にレジスタが増えたとはいいがたい気がする。

A:内部回路を見ると、それぞれのレジスタを2組もたせ、フリップフロップを命令により切り替えるという文字どおりのバンク切り替えとなっており、もっとも簡単に増設する方法をとったことがうかがえます。

このデバイスの開発当時は、できるだけゲート数を少なくするということが絶対の時代でしたので、 裏レジスタをサポートする命令もそのために組み込まれなかったと思われます。

: 演算命令がアキュムレータに集中していて命令の直交性が悪い。8080から Z80 に強化するときに,2パイト命令になったとしても,ADDB,Cなどのようにしていれば,命令も覚えやすくプログラムも作りやすくなったと思う。

A: Z80CPUの開発目標の一つは、8080との命令セットの互換性ということにありました。また、8080系のCPUは、専用レジスタのアーキテクチャをとっており、各レジスタの性格がはっきり決まっています。良かろうが悪かろうが互換性がないことには始まらないため、8080のアーキテクチャをそのまま引きずってしまったのだと思います。

また当時では、8080 との互換性を保った状態で 汎用レジスタ・アーキテクチャに変えることは、ゲート数の面からも難しかったと考えます。

■: なぜ制御線が、MRD、MWR、IORD、IOWR (メモリ・リード/ライト、I/O リード/ライト)ではなく、MREQ、IORQ、RD、WR なのか。これではメモリをつなぐにも必ず OR ゲートが必要になってしまう。

A:これは、Z80 周辺 LSI の制約の関連からかと 思います、Z80 周辺 LSI では、CPU とのインターフェースに使用する信号線の数を節約するため、各信号に複数の線の組み合わせで各種トランザクションの区別を行うようになっています。IOWR や IOWRでは、I/OリードまたはI/Oライトのときの状態しか示せませんし、両方がイネーブルにはなりえません。これでは CPU の状態や割り込みベクタ要求などを周辺LSIが知ることができません。〈信垣育司〉 れたデータは T3の立ち下がりで読み込まれます。

またメモリ・ライト・サイクルでは、 T_1 のときにメモリ・アドレスが A_0 ~ A_{15} 上にのせられ、 \overline{MREQ} がLレベルになります。また、メモリに書き込まれるべきデータが D_0 ~ D_7 上にのせられます。そして、 T_2 の立


ち上がりで WR が L レベルになります。

● 1/0 リード/ライト・サイクル


このマシン・サイクルもリード/ライト・サイクルは 似ているので一緒に説明します.

このサイクルは IN 命令または OUT 命令の実行時





〈図 7〉 LD A, (nn) 命令の実行のようす



M1サイクル M2 МЗ M4 CLK PC (4001h PC (4002h ス・バスー M1 MREQ RD WR データ・ バス オペコード 読み込み リフレッシュ・サイクル オペランド(下位パイト)読み込み オペランド(上位パイト)読み込み LD A, (1234h)の実行 (3Ahということは, LD A, (nn)という命令だな. ということはあと2パイトの オペランドが必要だぞ (まず1パイト目のオペ) (次は2パイト目のオペ アドレス1234hのデータを さあ次の命令を ランドを読み込むぞ ランドを読み込むぞ Aレジスタに読み込むぞ/ 読み込むぞ LD A, (1234h)の全実行ステート

(b) バスの動作のようす

に行われます。図6にI/Oリード/ライト・サイクルのタイミングを示します。

I/O リード・サイクルでは、 T_1 のときにI/O アドレスが A_0 ~ A_7 (正確には A_0 ~ A_{15})にのせられ、 T_2 の立ち下がりで \overline{IORQ} と \overline{RD} が L レベルになります。

I/O から読み取られるデータは T_3 の立ち下がりで取り込まれます。また、I/O ライト・サイクルでも T_1 のときに I/O アドレスが A_0 ~ A_7 (正確には A_0 ~ A_{15}) にのせられ、I/O に書き込むデータが D_0 ~ D_7 上にのせられます。そして、 T_2 の立ち下がりで \overline{IORQ} と \overline{WR} が L レベルになります。

両マシン・サイクルとも T_2 と T_3 の間に T_w というステートがありますが、これは CPU が自動的に挿入するウェイト・ステートで、あまりアクセス・タイムの速くない MOS の I/O などに対処するためです。

● マシン・サイクルの実行例

ここでは以上で説明した事がらをさらにわかりやすくするため、実際の命令を実行する場合のマシン・サイクルの動きについて見てみます。とりあげる命令は、


- (1) LD A, (nn)
- (2) LD (nn), A
- (3) IN A, (n)
- (4) OUT (n), A です。

ここでは、説明をより現実的なものにするため、nn、n ならびにアキュムレータ(A レジスタ)の値をそれぞれ 1234h、80h、55h とします。また、メモリおよび I/O からデータを読み出す場合、読み出されるデータは AAh とします。さらに、これらの命令はすべて 4000h 番地から始まるものとします。


▶ LD A, (nn) 命令の実行

図7にLD A, (1234h)を実行する場合のマシン・サイクルを示します。M1サイクルでオペコード、3Ahをフェッチします。この命令は二つのオペランドをもつので、次にメモリ・リード・サイクルが2回続きます。これで読み出すアドレスが確定します。

また Z80 は、16 ビットのアドレスやデータを読み書きするときは、下位 8 ビット \rightarrow 上位 8 ビットの順で




(b) バスの動作のようす



(a) 実行前のメモリとI/Oのようす

(c) 実行後のメモリとI/Oのようす



行います、図7をみるとわかるように、読み出しア ドレス 1234h を得るのに,下位バイトから読み込んで います。

最後のメモリ・リード・サイクルが、実際にアドレス 1234h からメモリ・データをアキュムレータに読み込 むところです。この命令は、4マシン・サイクル、13 ステートで完了します.

▶ LD (nn), A 命令の実行

図8にLD (1234h), A 命令を実行する場合のマシ ン・サイクルを示します。初めの三つのマシン・サイク ルは LD A, (nn) 命令の場合と同じです。

最後のサイクルはメモリ・ライト・サイクルです。こ のサイクルでは M2 と M3 で読み取ったオペランドを アドレスとして、そのメモリ・アドレスにアキュムレ -タの内容を書き込みます。この命令が要するマシ ン・サイクル数は4で、ステート数は13と、前の例と 同じです。

▶ IN A, (n) 命令の実行

図9に IN A, (80h) 命令を実行する場合のマシン・ サイクルを示します。M1 サイクルで命令のオペコー ド DBh をフェッチした後、次のメモリ・リード・サイ クルでオペランドを読み込みます。


そして最後のI/Oリード・サイクルで、そのI/Oポ - トからデータをアキュムレータに読み込みます。

この命令は3マシン・サイクル,11ステートで実行 が完了します。

▶ OUT (n), A 命令の実行

図 10 に OUT (80h), A 命令を実行する場合のマシ ン・サイクルを示します。初めの2サイクルはIN A. (n)命令の場合と同じですが、最後のマシン・サイクル は I/O ライト・サイクルになります.

このサイクルでは、アキュムレータの内容を命令の オペランドで示されるアドレスの I/O ポートに書き 込みます。命令の実行に必要なマシン・サイクルとス



テート数は IN 命令の場合と同じです。

● Z80 の割り込みシステム

マイコン・システムにおいてもう一つ重要な概念が あります。第6章で詳しく解説しますが、割り込みと いう概念です。

Z80ではこの割り込みについても、Z80ファミリと呼ばれる Z80 用に作られた周辺 LSI と組み合わせることで、非常に強力な割り込みシステムを構築できます。

● おわりに

筆者は10年ほど前に著した書籍の冒頭に、「Z80は

永遠である」と書きましたが、永遠とはいかなくても、現在まで Z80 が建在なのを知り、本当に喜んでいます。

4040 に始まり、8080A、6800、8085、Z80、8086、80x86 と種々の CPU と付き合ってきましたが、Z80は今でも心に残る CPU です。

●参考文献●

- (1) VOLUME 1 DATEBOOK, MICROPROCESSORS AND PERIPHERALS, ZILOG.
- (2) Z80 Family User's Manual, ZILOG.

(トランジスタ技術 1994年6月号に加筆,修正)

Z80 ~誕生から現在まで~

● 誕生から約 20 年

Z80CPUの開発が始まったのは1974年,今から20年も前のことで、初めてデバイスが世の中に出たのはその2年後のことでした。発売開始当時、1個数十万円もしたデバイスで、1980年頃の雑誌などでも「Z80が数万円で手に入るようになり、やっと使えるようになって来た…」というくだりがあるようなマイコンだったのです。

Z80CPUが開発された頃は、マイクロコンピュータという物がやっと認知され始めた頃で、インテルが 4004、8008 に続き 8080 の量産を開始し、またモトローラが 6800 を世に送り出してしばらくたった頃です。

メモリも512 バイトのヒューズ ROM, 1K ビットの DRAM が出始めた頃で,入出力デバイスとして ASR33 などの正真正銘の「TTY 端末」が存在していた頃です.

このような時代背景のもと、8080 を超え8080 と ソフトウェア互換性をもつマイコンとして、8080 を開発したエンジニア4人がスピンオフして作った 会社、Zilog(ザイログ)社により開発されたのが Z80CPUでした。製造プロセスはNMOS、2933 ゲート(8933トランジスタ相当)を使用した設計で、 命令はマイクロ・コードではなく、ハードワイヤ・ロ ジックで組まれています。

● クロック 2.5 MHz の Z80CPU

このデバイスの発売当初の謳い文句は、今からすると信じられないことですが、次のようなものでした。

- ・5 V 単一電源(8080 は±5 V、+12 V の 3 電源)
- ·シングルフェーズ·クロック(8080は2相クロック)
- 強化された割り込み(モード 1, 2割り込み)
- 増強されたレジスタ・セット(裏レジスタおよびインデックス・レジスタ)
- ・強化された 158 種の命令(8080 は公称 78 種類)

発売当初、プロセスは NMOS、動作クロックは 2.5 MHz でした。その後、クロックも 4 MHz(その 当時は A バージョンと呼ばれていた)、6 MHz(同 B パージョン) とクロックも早くなっていき、1984 年には H バージョンと呼ばれるクロック 8 MHz の 製品も発表されました。

いっぽうの周辺デバイスは、1970年代後半には すべてそろい、CPUクロックの高速化に歩調をあ わせ、4 MHz、6 MHz のバージョンが世に送り出 されていきました。残念ながらNMOS周辺デバイ スの8MHz品は開発されませんでした。

筆者の知る限り NMOS 品のセカンド・ソースは、シャープ、SGS、モステック(SGS トムソンに吸収合併)、ゴールドスター、NEC(CPUのみ)、ローム(現在は中止)などが製造していました。

● CMOS 化。高速化

いっぽう CMOS 版は 1984 年,東芝との技術提携により製造が開始されました。当初は 6 MHz 版からスタートし,その後 8, 10, 20 MHz と高速化し,また VTI 社との技術提携により Z80 ファミリすべてが ASIC ライブラリ化されました。

その後、このライブラリを元にさまざまな ASSP (特定用途向け汎用 IC)が発表されました。現在 CMOS 版のセカンド・ソースは、東芝、シャープ、SGS、NEC(CPUのみ)、VTI(ASIC のコアとしての使用権を持つ)が製造しています。

また 1987 年には、日立が HD64180 を開発・発表し、ザイログとセカンド・ソース契約を結び、ザイログからは Z64180 として出ています。 Z64180 では Z80 ファミリ周辺との接続に若干問題があり、その問題を解決したものをザイログからは Z180 として、また日立からは HD64180Z バージョンとして出ています。現在 6 M、8 M、10 MHz の各バージョンが用意されていますが、ザイログからはさらに高速化を図り、またデザインを完全スタティック CMOS に直したバージョン 8S180 が出ています。

そのほか、Z180を中心に周辺機能を集積したデバイス Z80181 や Z80182 も開発されました。そして Z80CPU の上位互換の 16 ビット CPU として、1987 年に販売開始されたのが Z280 です。

このデバイスは Z800 として開発されていた製品で、製品概要が発表されてからなかなか現物が出てこなかったため、「嘘八百」と陰口を叩かれていた製品でもありました。

そのアーキテクチャから、Z80CPU 用に書かれた アプリケーションをそのまま走らせた場合、それほ どパフォーマンスが上がらなかったことから、幅広 く採用されるまでには至りませんでした。

そして現在、その欠点を克服し 16/32 ビット・アーキテクチャで新たに設計されたデバイスが 1993 年に発表された Z380 です。

また R800(アスキー三井セミコンダクター)や KL5C8012(川崎製鉄)などのような <math>Z80 ソフトウェア互換の高速 CPU も登場しています。

〈信垣育司〉

Z80を自由自在に動かすための Z80のレジスタと命令 野口智樹

Z80 のレジスタ

● レジスタとは

レジスタとはお店にあるレジと同じ意味で, 値を格 納するためのものです。値を格納するだけならメモリ (RAM)と同じですが、メモリに対しての値の格納よ りも高速かつ簡単に操作が行えます。

Z80 にはいろいろな種類のレジスタが用意されてい ます、第1章でも少し触れましたが、ここでは特にソ フトウェア的なところから解説します。図1にZ80 のレジスタ・セットを示します.

▶ フラグ・レジスタ(F)

フラグ・レジスタそのものは8ビットのレジスタで すが、その内容の1ビットごとがそれぞれのフラグと しての意味をもっています。

フラグとは演算などの実行結果の状態を示すもので

す。フラグ・レジスタに関する詳細は後述します。

▶ 汎用レジスタ(A, B, C, D, E, H, L)


汎用レジスタとは特に専用の目的がなく、プログラ ムで自由に使用することのできるレジスタのことです。

それぞれAレジスタ、Bレジスタ、Cレジスタ… と呼びますが、すべて8ビット(1バイト)のレジスタ です. 特にAレジスタ以外のB, C, D, E, H, L は、BC、DE、HLといった具合に二つを組み合わせ て16ビット(2バイト)の値を扱えます。これらをペ ア・レジスタといいます。

A レジスタは前述のフラグ・レジスタ(F)とペアに なりますが、AFの形では16ビットの値は扱えませ ん(PUSH/POP/EX などの命令でペアになる)


また、特に専用の目的がないと説明しましたが、B レジスタが8ビットのカウンタに、Cレジスタが1/0 ポートのアドレス指定に、それぞれ使われる専用の命 令も一部にはあります





〈図 2〉 EX と EXX 命令の動作





さらに汎用レジスタのうち、特に A レジスタはアキュムレータと呼ばれ、ADD/SUB/AND/OR/XORなどの演算結果を直接格納できる唯一のレジスタです。 ▶ 裏レジスタ (AF', BC', DE', HL')

Z80 では前述したフラグ・レジスタと汎用レジスタ と同様のものをもう1組もっており、これを裏レジス タといいます。裏レジスタだからといって使い方に特 に違いはありません。

EX AF, AF'命令で A, Fレジスタを, EXX 命令で B, C, D, E, H, Lレジスタの裏と表を切り替えることができます(図 2).

このように切り替えて使用するので、裏レジスタの Bレジスタと表のAレジスタをダイレクトに足し算 するという意味のADDA,B'などという命令はあり ません。

このときは EXX 命令で、裏レジスタを表にレジスタに切り替えてから ADD A.B を実行します。

▶ インデックス・レジスタ (IX, IY)

インデックス・レジスタには IX レジスタと IY レジスタの二つがあり、これらは共に 16 ビットのレジスタです。HL レジスタのように、場合によって H, L と8 ビットずつに使用することは(正式には)できません。

またアドレッシング・モードのところで説明しますが、このレジスタはその名前のとおりインデックスとしての使い方ができるようになっています。

▶ プログラム・カウンタ(PC)

プログラム・カウンタは現在実行中のプログラムの アドレスを示します.

Z80のメモリ空間は64 K バイト(0000~0FFFFh) と16 ビットで表現できますから、当然 PC は16 ビッ ト・レジスタです。

▶ スタック・ポインタ(SP)

スタックとはひとことでいうと先入れ後出しの一時 格納庫のことです。

スタック操作命令の代表として PUSH/POP 命令があります。例えば PUSH BC と実行すれば BC の内容が一時的にスタックというデータ領域に格納されます。これを再度取り出すには POP BC とします。

ここで PUSH HL, PUSH BC を実行したあと, POP HL, POP BC を実行すると, BC と HL の内容が入れ替わってしまいます。 図 3 をみてください。

このように、先に PUSH したデータの上に次に PUSH するデータが積み重なっていきます。このイメージから PUSH 動作のことをスタックに積むとも 呼びます。

正常にデータを取り戻すには、PUSHとは反対の順番でPOPしなければなりません。また値が入れ替わることをねらってPOPすることもあります。

このスタックのアドレスを保持するのがスタック・ ポインタです。これも 16 ビットのレジスタです。

▶ 割り込みベクタ・レジスタ(I)

このレジスタは割り込みモード2で意味のあるレジスタです。割り込みシステムについては第6章で詳しく説明しますが、1レジスタは割り込みベクタの上位8ビットを保持する8ビットのレジスタです。

このレジスタに値を設定するには、A レジスタに値を設定してから LD I, A 命令でI レジスタに代入するしかありません。

▶ メモリ・リフレッシュ・レジスタ(R)

本来は DRAM のリフレッシュ制御のためのレジス タですが、現在では実際にそのような用途で使用する

〈表 1〉キャリ・フラグとゼロ・フラグの動作

実行前の	命令		実行後の	実行後のフラグ		
Aレジスタ	of) !	,	Aレジスタ	キャリ・フラグ	ゼロ・フラグ	
FFh	SUB	1	FEh	0	0	
00h	SUB	1	FFh	1	0	
01h	SUB	1	00h	0	1	
02h	SUB	1	01h	0	0	
FEh	ADD	A,1	FFh	0	0	
FFh	ADD	A.1	00h	1	1	
00h	ADD	A,1	01h	0	0	
01h	ADD	A,1	02h	0	0	

ことはまずありません.

このレジスタは8ビットですが、このうち最上位ビット(ビット7)の状態は変化しません。下位7ビットが規則的に刻々と変化するレジスタであり、この性質を利用して乱数の生成などで使用することもできます。

Z80 のフラグの動作

● フラグの役割

CPU は演算を行った結果、判定を行うために各種のフラグが用意されています。フラグとは"1"か"0"の二つの状態のいずれかを示すものです。

Z80 には8ビットのフラグ・レジスタのうち、6ビットが意味のあるフラグとして割り当てられています。6ビットのフラグのうち、特に重要なのはゼロ・フラグ(Z)、キャリ・フラグ(C)、サイン・フラグ(S)、パリティ/オーバ・フロー・フラグ(P/V)の四つです。

これらのフラグがどのビットであるかということは 重要ではありませんが、各フラグの示す意味や演算結 果によるフラグの変化については、しっかりと理解し ておく必要があります。

● キャリ・フラグ(C)

これは演算の結果、桁あぶれが主じたことを示すフラグです。キャリ・フラグは符号なし演算の場合に意味があります。

例えば、8ビットの符号なし数値の最大値は0FFh (255)ですが、加算命令などでこれを越えるような演算の結果が生じた場合にキャリ・フラグが1になります。また、それとは逆に減算命令などで0より小さい結果が生じた場合にも同様にキャリ・フラグが1になります。

キャリ・フラグは,ローテイト・シフト命令などでも 使われます。

なお、キャリ・フラグは、SCF 命令でセット(1)、 CCF 命令でリセット(0)と直接コントロールすること もできます。

● ゼロ・フラグ(Z)

これは演算結果がゼロであることを示すフラグです。

〈表 2〉サイン・フラグの動作

符号なしの値	符号付きの値	サイン・フラグ	2 進数表現
0	0	0	00000000
1	1	0	00000001
2	2	0	00000010
1	5	5	\$
127	127	0	01111111
128	-128	1	10000000
129	-127	1	10000001
1	5	1	5
254	-2	1	11111110
255	-1	1	11111111

例えば、いま A レジスタに 1 が入っているとして DEC A (A を-1 する)命令を実行すると A レジスタ は 0 になり、ゼロ・フラグは 1 になります.

逆に現在 A レジスタに 0 が入っているとして INC A (A を+1 する) 命令を実行すると A レジスタは 1 になりますが、ゼロ・フラグは 0 になります.

なお、キャリ・フラグは、SCF/CCF命令で直接セットしたり反転したりすることができますが、ゼロ・フラグに対してはこのような特別な命令は用意されていません。

表1にキャリ・フラグとゼロ・フラグの動作について示します。

● サイン・フラグ(S)

これは符号(+/-)の状態を示すフラグです。

当然,このフラグは符号付きの演算をしている場合に使われます。符号付きとは2の補数の表現をした値のことです。8ビットのある演算結果を例として示すと、表2のようになります。

このように符号付き表現では最上位ビットが符号を示します。サイン・フラグは、0 で正を、1 で負を示します。 つまりサイン・フラグとは、演算結果の最上位ビットをそのままフラグにコピーしたものと考えることもできます。

● パリティ/オーバ・フロー・フラグ(P/V)

これは1になっているビット数が偶数個あるか奇数 個あるかのパリティを示したり、オーバ・フローを示 すフラグです。命令によってどちらの意味になるかが 決められています。

論理演算命令(AND/OR/XOR/ローテイト・シフト/IN r, (C)/DAA など)の場合は、パリティ・フラグとしての意味をもちます。

算術演算命令(ADD/ADC/SUB/SBC/INC/DECなど)の場合は、オーバ・フロー・フラグとしての意味をもちます。

このフラグの示すオーバ・フローとは、符号付きの 演算をしている場合のことです。符号なしの演算のオ ーバ・フローはキャリ・フラグを用います。

780 のアドレッシング・モード

● アドレッシング・モードとは

アドレッシング・モードとは、CPU がある命令を実行する場合のパラメータ構造について規定したものです。ここではそのアドレッシング・モードについて、一つ一つ簡潔に説明していきます。表3に各種アドレッシング・モードをまとめます。

● アドレッシング・モードのいろいろ

▶ イミディエイト・モート (Immediate)

このモードは、その命令が対象とする1バイトのオペランドをもつ場合のアドレッシング・モードです。

イミディエイト・モードなどと難しそうな名前がついていますが、はやい話が指定した値をそのままレジスタやメモリに代入することです。

このモードはその名のとおりイミディエイト・モードの拡張で、1 バイトではなく 2 バイトのオペランドをもつ場合のアドレッシング・モードです。

イミディエイト・モードとは8ビットで,拡張イミ ディエイト・モードが16ビットと覚えましょう。

▶ 拡張アドレス・モード (Extended)

これは2バイトからなるオペランド・アドレスをも つアドレッシング・モードです。指定したアドレスの 1バイトあるいは2バイトのデータに対して操作をす るモードです。

▶ インデックス・モード (Index)

これはインデックス・レジスタ(IX, IY)を用いる場合に使われます。

インデックス・モードでは、インデックス・レジスタ (IX, IY) の値とディスプレースメント(+d/-d) の和が使用されます。

ディスプレースメントとは LD A, (IX+d)の d の ことです。この d は-128(80h) から+127(7Fh) の 範囲で指定可能です。

▶ 間接アドレッシング・モード (Indirect)

Z80 の場合には HL, DE, BC などペア・レジスタによりメモリ・アドレスを指定することをいいます.

例えば LD A, (HL)などがその代表です。これは HLレジスタで示されるアドレスの内容を A レジス タに代入するという命令です。

▶ レジスタ・モード (Register)

レジスタからレジスタへのデータ転送や演算など、 レジスタどうしの操作の場合のモードです。これはオペコードの中に対象となるレジスタを指定するビット をもつ命令に適用されます。

▶ インプライド・モード (Implied)

(表 3) アドレッシング・モード一覧

アドレッシング・モード	機械語コード (16 進数)	アセンブリ言語
イミディエイト・	3E 01	LD A,1
モード	06 CB	LD B,0CBH
拡張イミディエイト・	01 34 12	LD BC,1234H
モード	DD 21 AB 89	LD IX,89ABH
拡張アドレス・モード	3A 00 80	LD A, (8000H)
	2A 34 12	LD HL, (1234H)
インデックス・モード	DD 7E 60	LD A, (IX+56H)
	FD 36 FF 99	LD (IX-1), 99H
間接アドレッシング・	77	LD A, (HL)
モード	ED 40	IN B, (C)
レジスタ・モード	41	LD B, C
	C5	PUSH BC
インプライド・モード	C6 50	ADD A, 50H
	90	SUB B
ピット・モード	CB D7	SET 2, A
	CB 81	RES 0, C
	CB 7B	BIT 7, E
相対アドレス・モード	18 FD	JR LOOP1
ページ・ゼロ・モード	C7	RST 00H
	FF	RST 38H

Z80の8ビット演算命令(ADD/SUB/AND/OR/XOR/CP)では、Aレジスタの値と何らかのデータという形で必ずAレジスタが使われ、演算結果も常にAレジスタに格納されます。よってこれらの命令には、Aレジスタのオペランド指定がなくても、Aレジスタを使うことがわかりきっています。

この A レジスタのオペランド指定が省略されたモードが、インプライド・モードです。

しかし、ADD、ADC、SBC 命令だけは16ビット 演算との区別のために、ADD A、B などのように A レジスタの記述が必要です。

▶ ビット・モード (Bit)

これは BIT/SET/RES 命令がもつアドレッシング・モードです。これらの命令は、何レジスタの何ビット目をセット(1)するか、リセット(0)するか、または 0 か 1 かをチェックする命令です。

▶ 相対アドレス・モード (Relative)

これは JR/DJNZ 命令だけがもつアドレッシング・モードです。 JR/DJNZ(相対ジャンプ)命令は、JP (絶対ジャンプ)命令と異なり、ジャンプ先を現在位置からいくつ先というように相対的に表現します。

1バイトの相対アドレスの範囲は-128(80h)から+127(7Fh)で,当然この範囲を越えるような相対ジャンプはできません.

ただしアセンブリ言語で記述するときには、ジャンプ先が現在のロケーション・カウンタからどれだけ足した、または引いたアドレスかなどと意識する必要はありません。通常のJP命令と同様にジャンプ先のラ

ベルを指定するだけです。この相対アドレスの計算は アセンブラがやってくれます。

もしそのジャンプ先が-128~+127の範囲に入らない所にあった場合はアセンブラがエラーを出してくれるので、そのときに JP 命令に直せばよいと気楽に考えて大丈夫です。

トページ・ゼロ・モード(Page Zero)

これは RST 命令のみがもつアドレッシング・モードです。

ページ・ゼロとは 0000h~00FFh の 100h バイトの領域のことで、RST 命令はオペランドに 00H, 08H, 10H, 18H, 20H, 28H, 30H, 38H の 8 通りを受け入れます。

RST 命令は 1 バイト命令のため機械語では、これらのアドレスを 1 バイト中の 3 ビット(ビット 3~5)で表現しています。

● アドレッシング・モードのまとめ

以上、アドレッシング・モードについて説明しましたが、細かいことにこだわらずに別の表現で要約してみると以下のようになります。

▶ 直接値をレジスタに代入するときはそのまま値を書く

例:LD HL, 1234H HL レジスタに 1234h を代入

▶ ()で囲まれたものは、そのアドレスのデータの意味

例:LD HL, (1234H) Lレジスタに 1234hのアドレスのデータを, Hレジスタに 1235hのアドレスのデータを代入

例:LD A, (DE) A レジスタに DE レジスタの値 で示されるアドレスのデータを代入

▶ インデックス・レジスタ(IX/IY)は、(IX+nnn)も しくは(IX-nnn)の形で-128~+127の範囲をア クセスできる。

例:LDA,(IX+5) IXレジスタの値に5を足し たアドレスのデータをAレジスタに代入

よく使う Z80 の命令

Z80 には 158 種類もの命令がありますが、これをすべて覚えておく必要はありません。その中でもよく使う命令は限られています。

ここでは紙面の都合もあり、特によく使う命令について解説します。これだけ覚えておけば、ほとんどの Z80のプログラムは大丈夫でしょう。

● データの転送(リスト1)

Z80ではデータの転送は、レジスターレジスタでも、 レジスターメモリでも、すべて LD 命令を使います。 また代入方向は、LD A、B なら、B レジスタの内容 をAレジスタに代入するというように、右から左です。

〈リスト 1〉データ転送命令の例

LD	E, B	:BレジスタからEレジスタへ
LD	A, (HL)	;HLのアドレスのメモリをAレジスタへ
LD	(BC), A	;AレジスタをBCのアドレスへ
LD	A, (IX+100)	; IX+100のアドレスのメモリをAレジスタへ
PUSH	HL	;肌レジスタのデータをスタックに積む
POP	DE	;スタックからDEレジスタにデータを取り出す
LD	HL, 8000H	:HLレジスタに8000Hを代入
LD	DE, 9000H	:DEレジスタに9000Hを代入
LD	BC, 1000H	:BCレジスタに1000Hを代入
LDIR		:ブロック転送命令
EXX		;BC, DE, HLレジスタとBC', DE', HL'レジスタ交換
EX	AF, AF'	:A.FレジスタとA'.F'レジスタを交換
EX	DE, HL	:DEレジスタとHLレジスタを交換

▶ レジスタ間転送

汎用8ビット・レジスタ間の転送はどのレジスタと の組み合わせでも可能です。

16 ビット・レジスタ間の転送命令は、LD SP, HL/LD SP, IX/LD SP, IY の三つしかありません。汎用16 ビット・レジスタの転送は、ペア・レジスタを8 ビットずつに分けて2命令で実行します。

またインデックス・レジスタのように8ビットに分割できないレジスタは、PUSH命令でスタックに積んでから POP命令で読み出します。

▶ レジスターメモリ間

8ビットならAレジスタで、16ビットならHL、IX、IYレジスタで使えます。また間接アドレッシング・モードを使えば、BCレジスタやDEレジスタで示されるアドレスのメモリ内容をAレジスタに転送することもできます。

▶ PUSH/POP 命令

すでに説明したように、スタック領域に値を一時的に待避するときに使用する16ビット専用命令です。 Aレジスタの待避はフラグ・レジスタと一緒にAFという形で行います。

また PUSH HL を実行したあとに POP DE を実行すると、HL レジスタの内容を DE レジスタに転送することにもなります。

▶ ブロック転送命令

HLレジスタを転送元の先頭アドレスに、DEレジスタを転送先の先頭アドレスにして、BCレジスタで示されるバイト数だけ転送する命令が、LDIR命令です。1 バイト転送するごとに、HLとDEレジスタは+1 し、BCレジスタは-1 されます。

これとは逆に、転送元の終了アドレスを HL レジスタに、転送先の終了アドレスを DE レジスタにして、 BC レジスタのバイト数だけ転送する命令が LDDR命令です。こちらは1 バイト転送するごとに、HL、 DE、 BC レジスタを-1 していきます。

▶ 交換命令

Z80 には裏レジスタがあることは説明しました。こ

```
INC
           BC
                       :BC=BC+1
DEC
                       :E =E -1
DEC
                      ; [Y=[Y-1
                       A =A +B
ADD
           HL, DE
                      ; HL=HL, DE
                       A = A + B + Cy (+ + リ・フラク
ADC
                       ; HL=HL+BC+Cy(++リ·フラグ)
           HL. BC
ADC
SUB
                       A = A - D
                      | HI-HI-DEC((キャリ・フラグ)
| ALレジスタとBレジスタを比較
| Aレジスタと55hを比較
| AレジスタとCレジスタをANDを取る
| AレジスタとOAAhの排他的論理和を取る
SRC
           HL. DE
CP
           55H
AND
           OAAH
XOR
```

の切り替えのために EXX 命令が用意されています。 EXX 命令は HL, DE, BC レジスタの切り替え用, EX AF, AF'命令が A レジスタとフラグ・レジスタの 交換命令です。

さらに DE レジスタと HL レジスタの内容を切り替える EX DE、HL という命令もあります。

また、交換命令そのものによるフラグの変化はあり ませんが、EX AF、AF'命令については、裏レジスタ だったフラグ・レジスタに切り替わるわけですから注 意が必要です。

● 演算命令(リスト2)

▶ INC DEC 命令

レジスタの内容を+1する命令が INC, -1する命令が DEC です。汎用レジスタやインデックス・レジスタで使用できます。またフラグの変化も注意が必要で、8ビットでは INC 命令で0になっても、またDEC 命令で255(0FFh)になってもキャリ・フラグは変化しません。また16ビット・レジスタの INC/DEC 命令では、ゼロ・フラグも変化しません。

▶ ADD 命令

Z80 では INC/DEC 命令以外の演算命令は,8ビットなら A レジスタに,16 ビットなら HL レジスタに 集中しています. つまり,一度 A レジスタに数値を 入れてから計算する必要があります.

まず加算命令としては ADD 命令があります。8 ビットなら A レジスタと、16 ビットなら HL レジスタ、もしくはインデックス・レジスタとの足し算になります。桁あふれがあるとキャリ・フラグが1 になります。

▶ ADC 命令

これも加算命令なのですが、キャリ・フラグの内容も加算する命令です。命令実行前のキャリ・フラグが1のとき、足し算結果にさらに1が加算されます。実行前のキャリ・フラグがゼロなら、ADD命令と同じ演算結果になります。フラグの変化もADD命令と同じです。

▶ SUB 命令

8ビット専用命令で、A レジスタからオペランドの 内容を引き算します。結果が 0 ならゼロ・フラグが 1 に、オペランドの値より A レジスタのほうが小さけ ればキャリ・フラグが 1 になります。

▶ SBC 命令

これは ADD 命令に対する ADC 命令と同じで、この命令の実行前のキャリ・フラグが1であれば、引き算した結果からさらに1を引きます。フラグの変化はSUB 命令と同じです。実行前のキャリ・フラグがゼロなら SUB 命令と同じ演算結果になります。

16 ビットの引き算はこの命令しかないので、実行前にキャリ・フラグをリセットしてからこの命令を実行します。

► CP 命令

8ビット専用の引き算命令ですが、実際に引き算した値はAレジスタには格納されません。フラグだけが変化します。フラグの変化はSUB命令と同じです。これは値を比較したいときに使用します。

16 ビット・レジスタの比較をしたいときは、いった んレジスタを保存してから、キャリ・フラグをリセットして SBC 命令を実行するしかありません.

▶ AND, OR, XOR 命令

論理演算命令で、8ビット専用です。論理演算命令では、キャリ・フラグはリセットされます。

● 分岐命令(リスト3)

▶ JP/JR 命令

プログラムの実行の流れを変える無条件分岐命令です。フラグは変化しません。JP は絶対アドレス, JR は相対アドレス・ジャンプ命令です。

▶ JP C, ???/JR C, ???/JP NC, ??/JR NC, ??命令

条件分岐命令です。キャリ・フラグが1ならオペランドのアドレスにジャンプします。0ならジャンプせず次の命令を実行します。NCがつくとフラグが0ならジャンプです。

▶ JP Z,???/JR Z,???/JP NZ,??/JR NZ,??命令

条件分岐命令で、ゼロ・フラグが1ならオペランド のアドレスにジャンプします。0ならジャンプせず次 の命令を実行します。NZがつくとフラグが0ならジャンプします。

► CALL/RET 命令 (リスト 4) 入出力命令の例

サブルーチン・コール命令です。サブルーチンから 戻るには RET 命令を使います。

▶ DJNZ 命令

プログラムにおいてループ処理はよく出てくる処理です。この命令は B レジスタをループのカウンタとして使う命令で、B レジスタを-1 して、0 以外なら指定アドレスにジャンプし、0 なら次の命令を実行します。フラグは変化しません。

この命令は相対アドレス・ジャンプになるので、ジャンプ先が $-128\sim+127$ バイトの範囲外のときは使えません。

● 入出力命令(リスト4)

Z80 にはメモリ空間と I/O 空間があることは説明しました。 LD 命令はメモリ空間に対するアクセスでした。 I/O 空間に対するアクセスには次の命令が用意さ

;1/0アドレス80hのデータをAレジスタに入力;Cレジスタの1/0アドレスからBレジスタに入力;1/0アドレスからBレジスタに入力 IN (90H), A OUT OUT (C), E Cレジスタの1/0アドレスにEレジスタを出力 HL, 9000H LD ILLレジスタに9000hを代入 B. 16 :Bレジスタに16を付 C. 1CH Cレジスタに1Chを代 LD :ブロック入力(16バイト | :HLレジスタに8000hを代入 :Bレジスタに32を代入 INIR 1/0アドレス1Ch) HL, 8000H ブロック出力(32バイト 1/0アドレス1Ch)

れています。

▶ IN 命令

オペランドで指定された I/O アドレスからデータを読み込み、A レジスタに転送します。また入力に 8 ビット汎用レジスタを使いたいときは、C レジスタをI/O アドレスとして、IND、(C) のようにも使えます。

Z80七不思議 レジスタ·命令編

Q: EX DE, HLはあるのにEX BC, HLがないのはなぜ?

A: これは単に8080AでEX DE, HLに相当する命令はある(XCHG)が, EX BC, HLに相当する命令がない, ということではないでしょうか.

Q: なぜ R レジスタが 7 ビットなのか。

A: Z80 CPUが開発された当時は、1KビットのDRAMがやっと(?)世に出たような時代で、現在のような4Mや16MビットのDRAMが出てくるなどというのは想像のはるか彼方の世界でした。こんな時代でしたから、DRAMのリフレッシュ・アドレスは7ビットもあれば十分と考えたのだと想像されます。ちなみに、Rレジスタが自動的に更新される部分は7ビットですが、レジスタ自体は8ビットの幅があります。下位7ビットの部分は自動的にインクリメントされますが、最上位ビットは書き込んだデータがそのままの状態で残ります。

また現在では Z80 に DRAM を使うことはまずありません。よって R レジスタの値を書き換えても動作に支障はありません。そこでもう一つおもしろい(?)応用例があります。 R レジスタはリフレッシュ・サイクルを実行するたびに+1 されるので,M1 サイクルのカウンタともいえます。つまり何命令実行したかの命令カウンタとしても使えるわけです。

■: IXL, IYH などの命令はセカンド・ソースの Z80 でも使える公然の未定義命令になっている。未 定義にしたのは何か意味があるのか(IX, IY はあ くまでアドレス・ポインタ用として使ってほしいか らか?)。

A: Z80 CPUは、前述のようにトランジスタの数を減らすべく、マイクロ・コードを使用せず、ハードワイヤ・ロジックで組まれました。このため、設計仕様にない命令が偶然できてしまいました。このようにしてできた命令群、例えば IX、IY レジスタの半分、8 ビットを操作する命令などは、その生い立ちからも未定義になっており、また出荷時にテストも行っておりません。

なお、Z80CPUと命令の上位互換性を持つCPU、例えばZ380MPUでは、これらのZ80CPUでの未定義命令群は公式にサポートされています。

□:掛け算,割り算命令がない。

A:まず掛け算や割り算を使用しなければならないアプリケーションというものは(特に制御ソフトウェアでは)あまりないということと、Z80CPUが開発された当時、掛け算や割り算をインプリメントするだけのトランジスタの贅沢ができなかったということによると思います。

〈信垣育司〉

SET 1.A : Aレジスタのビット1をセット
SET 7. (IX+0) : IXレジスタのメモリのビット7をセット
RES 3.E : Eレジスタのビット3をリセット
RES 5. (HL) : HLレジスタのメモリのビット5をリセット
BIT 2.H : Hレジスタのビット2をチェック
BIT 4. (IY-100) : IY-100のアドレスのメモリのビット4をチェック

▶ OUT 命令

IN 命令とは逆に指定された I/O アドレスに A レジスタの値を出力する命令です。これも同様に、C レジスタによる間接アドレッシングによって 8 ビット汎用レジスタの値を出力することも可能です。

▶ ブロック入出力命令

メモリーメモリ間ブロック転送に LDIR や LDDR 命令があったように、Z80 では I/O 空間とメモリ空間に対しても、ブロック入出力命令があります。

INIR 命令は、Cレジスタで示される I/O からデータを入力し、HL レジスタで示されるメモリに格納し、これを B レジスタのバイト数だけ繰り返します。1 バイト入力するごとに HL レジスタは+1 され、B レジスタは-1 されます。当然のことながら C レジスタは変化しません。

逆に OTIR 命令は、HL レジスタで示されるメモリ からデータを読み出し、C レジスタで示される I/O に 出力し、B レジスタのバイト数だけ繰り返します。これも 1 バイト出力ごとに HL レジスタは+1、B レジスタは-1 されます。

● ビット操作命令(リスト5)

8ビット中の任意のビットに対するビット操作です。 すべての汎用レジスタのすべてのビットに対して可能 です。

▶ SET 命令

オペランドで指定されたレジスタのビットをセット (1にする)します. フラグは変化しません.

▶ RES 命令

オペランドで指定されたレジスタのビットをリセット(0 にする)します. フラグは変化しません.

▶ BIT 命令

オペランドで指定されたレジスタのビットの状態を チェックします。"1"ならゼロ・フラグが"0","0" ならゼロ・フラグが"1"です。反転することに注意し てください。

● ローテイト/シフト命令(リスト 6)

8 ビット・レジスタの内容をローテイト/シフトする 命令です。

ローテイト命令は、シフトされてはみ出たビット・ データが戻って入力ビットとなります。シフト命令は、 はみ出たビットはキャリ・フラグに入り、シフト入力 RLC B :Bレジスタを左にローテイトする
RL (1X+0) :1Xレジスタのメモリの内容を左にローテイトする
RR (1Y+0) :1Yレジスタのメモリの内容を右にローテイトする
RR (1Y+0) :1Yレジスタのメモリの内容を右にローテイトする
SRL B :Bレジスタを左にシフトする

〈リスト 7〉 CPU 制御命令の例

NOP : 何もしない命令 HALT : CPU動作停止命令 IM 2 : 割り込みモード2 に設定 DI : //NT割り込み受け付け禁止命令 EI : //NT割り込み受け付け許可命令

には"0"が入ります。

▶ RLC/RL 命令

左へローティトする命令です。RLC 命令は8ビット内で、RL 命令はキャリ・フラグも含めた9ビット内でシフトします。どちらもキャリ・フラグにはオペランドの最上位ビットが入ります。

▶ RRC/RR 命令

右へローテイトする命令です。RRC 命令は8ビット内で、RR 命令はキャリ・フラグも含めた9ビット内でシフトします。どちらもキャリ・フラグにはオペランドの最下位ビットが入ります。

▶ SLA/SRL 命令

SLA 命令はオペランドの内容を左にシフトし、最上位ビットをキャリ・フラグに入れます。

SRL命令はオペランドの内容を右にシフトし、最下位ビットをキャリ・フラグに入れます。

● CPU 制御命令(リスト7)

▶ NOP 命令

何もしない命令です。無駄な命令のように思えますが、制御系では微妙なタイミングを取ったりするとき に使用されます。

► HALT 命令

CPU を停止させる命令です。割り込みが入るまで、 CPU は動作を停止します。

► IM/DI/EI 命令

割り込み関連の命令です。割り込みについては第6章を参照してください。

最後に、Z80の命令を整理してまとめたものを表 4 に示します。

●引用文献●

神崎康宏;トランジスタ技術 SPECIAL No.6, Z80 ハード&ソフトのすべて、p.24.

(トランジスタ技術1994年6月号に加筆,修正)

〈表 4√⁽¹⁾ Z80 の命令一覧 (̄ ̄): オペランドのない命令) ●ローテイト, シフト命令

●転送命令

ロード命令	lo	ローテイト	
LD PUSH POP	レジスタ、メモリ間のテータ転送(8ビット、16ビット) レジスタの内容をスタックへアッシュする(16ビット) スタックの内容をレジスタへポップする(16ビット)	RLCA RLA RRCA	キュムレータの内容を左へローテイギュムレータの内容を左へローテイキュムレータの内容を右にローテイキ・ストータの内容を右にローテイキ・ストータの内容を右にローティ
交換命令		RLC	テンドの内容を左へローティトする
EXX	レジスタ・ペア同士の内容をそれぞれ交換する レジスタ・ペアBC, DE, HLの内容をBC, DE, HLの内容と交換する	REC	オペランドの内容を在へローテイトする RRA 「7
17	证送命令	ドファ	
LDI LDD LDDR CPI CPIR CPIR CPIR	(DE) ← (HL), DE ← DE+1, HL ← HL+1, BC ← BC−1 (DE) ← (HL), DE ← DE+1, HL ← HL+1, BC ← BC−1, BC=0まで繰り返す (DE) ← (HL), DE ← DE+1, HL ← HL-1, BC ← BC−1 (DE) ← (HL), DE ← DE-1, HL ← HL-1, BC ← BC−1, BC − 0まで繰り返す A− (HL), HL ← HL+1, BC ← BC−1, A=0またはBC=0まで繰り返す A− (HL), HL ← HL+1, BC ← BC−1, A=0またはBC=0まで繰り返す A− (HL), HL ← HL-1, BC ← BC−1, A=0またはBC=0まで繰り返す A− (HL), HL ← HL-1, BC ← BC−1, A=0またはBC=0まで繰り返す A− (HL), HL ← HL-1, BC ← BC−1, A=0またはBC=0まで繰り返す	SLA A SRA A SRL A	オペランドの内容を左ヘシフトする オペランドの内容を右にシフトする オペランドの内容を右にシフトする A 7 413 0 7 413 0 (HL) A 7 413 0 7 413 0 (HL)
●演算命令		BIT	ペランドで指定されたビットの反転した
加減算		RES	オペラントで指定されたピットをモットするオペランドで指定されたピットをリセットする
ADD ADC SITE	キャリを台まない加算(8ビット、16ビット) キャリを包む加算 (8ビット、16ビット) キャコをやまない調整(9ビット)	●分岐命令	4
SBC	イヤンのロボルンでは (ロンド) (オナンのロボルンでは (ロンド) (オナリを包む) (議算 (ロングのの変化する) (8 ビット) (8 ビット 14 する (8 ビット 16 ビット)	JP JR DJNZ	オペランドの内容をRCエロードし、次の命令はそこから始まる。無条件と条件付きがある オペランドで指定されたディスプレースメントだけ離れた番地へジャンブする。条件つきもある Bレジスタの内容を一1し、0でなければJRと同様にジャンプし、0ならば次の命令を実行する
DEC	-1 4 る(8 ビット, 16 ビット)	コール,リ	ターン命令
新型演算 AND OR XOR	アキュムレータとの端距離をとる(8 ビット) アキュムレータとの端距離をとる(8 ビット) アキュムレータとの端距和をとる(8 ビット)	CALL RET ###	令の次の命令の 飛ぶ. 条件付き クからコール命 もどる. 条件付
汎用算術演算		RETN	割り込みケーニス・パーナンジャーは下吹出するNL1mm ノンマスカブル割り込みに対するサービス終了時に使用するRET命令
DAA	アキュムレータの10進補正 アキュムレータの内容の1の補数をとる	●入出力命令 入力命令	
NEG	アキュムレータのNAやの20m機能をあ キャリ・フラグのビットを反転する キャリ・フラグをセットする	INI	ランドで指 B←B-1, B←B-1,
●CPU制御命令	∜F- de	INDR	$(HL) \leftarrow (C)$, B←B−1, HL←HL−1 $(HL) \leftarrow (C)$, B←B−1, HL←HL−1, B=0まで繰り返す
NOP	プログラム・カウンタを1進める CDIT+ 作 1 を 1.2	出力命令	
DI	LVで作品である INT制リ込みを無効にする(IFF, IFFsをリセットする) INT割り込みを有効にする(IFF, IFFsをセットする) 割り込みモードを0-2にセットする	OUT OUTI OUTD OTDR	それぞれオペランドで指定されたポートヘレジスタからデータを出力する (C) \leftarrow (HL), B \leftarrow B -1 , HL \leftarrow HL $+1$) (C) \leftarrow (HL), B \leftarrow B -1 , HL \leftarrow HL $+1$, B $=$ 0まで繰り返す (C) \leftarrow (HL), B \leftarrow B -1 , HL \leftarrow HL -1 , B $=$ 0まで繰り返す (C) \leftarrow (HL), B \leftarrow B -1 , HL \leftarrow HL -1 , B $=$ 0まで繰り返す



アクセス・タイミングの計算からバンク切り替えまで

メモリ周辺回路の設計

村田浩義/北川信孝

メモリとは何だろう

● 高速大容量化の進むメモリ

半導体技術の進歩でメモリの大容量化が進み、パソコンに数十 M バイトのメモリを積むことも珍しくなくなってきました。

いまや Z80 マイコンの世界でも,メモリ容量 32 K バイトはかなり小さいほうです。 Z80 マイコン・シス テムなら 256 K ビット・メモリを 2 個つんで,64 K バ イト・フル・メモリ・システムを構成できます。


メモリの高速化、大容量化は日進月歩ですが、逆に Z80 などで多用されていた 64 K ビットのメモリは入 手しづらくなってきています。このままでは 256 K ビットのメモリも心配です。 M バイト時代になっても、 Z80 のような組み込み機器用のために、せめて 256 K ビットのメモリだけは作り続けていただきたいものです。

ここではまずメモリとは何か、どんなものがあるか 見てみましょう。

● メモリとは

メモリは"1"か"0"かという情報を記憶する素子です。汎用ロジック IC の中では D フリップフロップ (HC74)もメモリとして考えることができます(図 1)。 D フリップフロップを複数個並べて、アドレス・バスによって一つだけを選択する回路と、データ・バスにデータを入出力する回路、そして読み出しか書き込み

〈図 1〉D フリップフロップを使った1ビットの記憶




かのコントロール回路を設ければ、りっぱにメモリを構成できます。

このように、アドレスを指定してデータを読み書きできる素子がメモリです(図2)。しかしDフリップフロップを並べていたのでは効率が悪いので、メモリ素子として特化したICが作られています。マイコン・システムでは、特に断らない限り半導体メモリのことを略してメモリと呼んでいます。

メモリを大きく分けると、揮発性メモリと不揮発性 メモリに分類できます。


揮発性メモリは、DRAM (Dynamic RAM)やSRAM (Static RAM)に代表されるような、電源を切るとデータが失われてしまうメモリのことです。読み書きやランダム・アクセスが自在にできるので、RAM (Random Access Memory)とも呼びます。

不揮発性メモリは、UV EPROM (UltraViolet Eraseable Programmable ROM) に代表される、電源を切ってもデータが失われないメモリです。基本的に





〈図 3〉 SRAM と DRAM のデータ記憶構造



書き込みができず読み出し専用なので、ROM (Read Only Memory)とも呼びます。

表1にメモリの分類を示します。

● 揮発性メモリのいろいろ

電源を切ると内容が失われるわけですから、電源 ONですぐに動作させる組み込みマイコンでは、 RAM にプログラムを記憶させておくことはできません。RAM はデータ領域やスタック・エリアとして使われます。

揮発性メモリはさらに DRAM と SRAM に分けられます。図3に DRAM と SRAM の内部構造図を, 写真1に外観を示します。

▶ DRAM とは

DRAM は "0", "1" の記憶部分がコンデンサにより形成されており、このコンデンサに電荷を充電することで "0", "1" の情報を記憶します。記憶部分がコンデンサのため、リーク電流により電荷が減少してしまい、ほおっておくと内容が消えてしまいます。

このため、一定時間ごとに一度内容を読み出し再書き込みをします。この作業をリフレッシュと呼びます。またこのような構造のため、高温ではアクセス・タイムも遅くなり、リーク電流も増加します。

また,例えば 1M ビット DRAM はアドレス・ピンが 10 本と,1 M のアドレスを指定するのに半分の本数しかありません。これはアドレスを時分割して指定することでピン数を減らし,実装面積を小さくできる



<写真 1> SRAM と DRAM の外観(左から 64 K ビット SRAM, 8 K ビット SRAM, 1 M ビット DRAM)

ようになっているからです。

この時分割アドレス指定のため、RAS と CAS に よるアドレス制御が必要で、なかなか使いにくいメモ リです。

DRAM はパソコンなどでは主メモリとして使われていますが、8ビット程度のマイコン・システムでは現在ではあまり使われません。

▶ SRAM とは

SRAM はまさに、Dフリップフロップを並べたメモリと考えることができます。フリップフロップにより"0"、"1"を記憶しているため、DRAMのリフレッシュのような処理は必要ありません。


また RAS や CAS のような時分割アドレス指定ではなく、そのままアドレスを指定できるので非常に使いやすいメモリです。

データ・バスも8本のものが主流で、8ビット CPU である Z80 などに最適です。またサイクル・タイムと アクセス・タイムが同じなので、高速クロック回路で も設計しやすく、使いやすいメモリです。

ただし DRAM と同様に、高温でリーク電流が増加するので、バッテリ・バックアップする場合は使用温度に留意してバッテリを決める必要があります。

逆に、低温時に MOS IC は消費電流が増加するの

〈図 4〉 EPROM のデータ記憶構造



で、バッテリ動作システムはバッテリも減りやすくなるので要注意です。

Z80 で使う RAM

以上より、DRAM は M バイト単位でメモリ容量が 欲しいときに最適で、Z80 程度のシステムではもはや 使われません。Z80 で使う RAM としては SRAM を 使うのが一般的です。

● 不揮発性メモリのいろいろ

不揮発性メモリは、電源を切っても内容が消えないので、電源 ON で動作する組み込み機器のためのプログラムや初期データ用のメモリとして使われます.

不揮発性メモリには IC 製造時に内容が決まってしまうマスク ROM と、ユーザ側でも専用回路によりデータを書き込むことのできる EPROM とに分けられます。

さらに EPROM にはデータの消去方法の違いにより、紫外線で消去が可能な UV EPROM、電気的に消去が可能な EEPROM、そして最近使われるようになってきた EEPROM の親戚でもある一括消去型のフラッシュ ROM に分けられます。

図4に EPROM の構造図を,写真2に EPROM の 外観を示します.

▶ マスク ROM とは

これは IC 製造時にマスク(IC を作るときのフィルム)で内容が決まってしまうメモリで、大量生産品にしか使いません。また内容の変更もできないので開発時に使うこともありません。

▶ EPROM とは

このメモリに内容を書き込むには、専用の書き込み器(ROM ライタ)が必要です。この書き込み器で、フローティング・ゲートに電荷を注入することによりデータを書き込みます。

EPROM の中でも開発時などにいちばん使われる のが UV EPROM です。UV EPROM はセラミック・ パッケージで、紫外線を照射するための窓がパッケー ジの上部に開いていてチップが見える構造になってい ます。紫外線を一定時間照射することによりデータを



〈写真 2〉EPROM の外観 (上: ワンタイム PROM, 下: UV EPROM)

消去(フローティング・ゲートの電荷を抜く)できます。 プログラムを書き込んで製品に組み込むときは、太

陽光の紫外線が当たらないように、窓をシールなどで 塞ぎます。

プラスチック・パッケージで窓のない OTP(One Time Programmable) もあり、窓がないため紫外線を当てることができず、一度書き込んだら消去できません。比較的少量の製品によく使われています。

UV EPROM は一定時間紫外線に当てることでデータを消去するため、多少なりとも時間がかかります。 EEPROM は電気的にデータを消去するので、消去して書き込みを終えるまでの時間が少なくてすみます。 フラッシュ ROM に至っては瞬間的に全データを消去できるようになっています。

EPROM は、アドレスの指定が SRAM と同じで、 データ・バス幅も8ビットと、Z80 とも簡単に接続す ることができる使いやすいメモリです。

● Z80 に使う ROM

大量生産するものならまだしも、少量生産品ではマスク ROM は論外です。やはり書き込み器などツールがそろっている UV EPROM が、Z80システムには 最適でしょう。

● メモリのアクセス手順


ここではメモリからデータを読み出したり、データを書き込むときの制御の手順を説明します。特に Z80システム用に最適な SRAM と EPROM について取り上げます。

メモリのアクセスに必要な信号は、アドレス、チップ・セレクト(\overline{CE})、そして読み出しか書き込みかの指定である \overline{OE} や \overline{WE} です。

図5に一般的なメモリのアクセス方法と,表2に 代表的な256 K ビット・メモリのアクセス・タイムを示 します。

アクセス・タイムとは、アドレスが確定してからデータが正しく出力されるまでの時間をいいます。

高速なクロックで動作するマイコンになればなるほど、このアクセス・タイムが速い必要があるのです。



〈表 2〉 代表的な 256 K ビット・ メモリのアクセス・タイム

				スイッチ	ング特性	生			
型名	t _{AAC} max (ns)	TCAC max (ns)	tor max (ns)	twp min (ns)	t _{DS} min (ns)	t _{DH} min (ns)	two min (ns)	twe min (ns)	メーカ
MB84256A-10	100	100	40	60	40	0	0	5	
MB84256A-70	70	70	35	50	25	0	0	5	富士通
MB84257-12	120	120		70	45	0	0	5	
HM62256P-12	120		60	90	50	0	0		
HM62256P-8	85		45	70	40	0	0		日 立
HM62832HLP/JP-25	25	25	12	15	12	0	0	0	
μPD43256G/GU-10L	100	100	50	70	40	0	0	5	
μPD43256G/GU-15L	150	150	70	90	60	0	0	5	NEC
μPD43258ACR/LA-25	25	25	12	15	12	0	0	0	
TC55257APL-85	85	85	45	60	40	0	0	5	
TC55257APL-10	100	100	50	70	40	0	0	5	東芝
TC55257APL-12	120	120	60	80	50	0	0	5	

(a) SRAM のアクセス・タイム

まずはアドレスを確定することが先決です。そして チップ・セレクト(\overline{CE})をアクティブにします。そして 読み出しには \overline{OE} をアクティブにしてデータ・バスに データを出力させます。ROM も RAM もこれは同じ です。RAM の場合はデータの読み出し時は \overline{WE} を Hレベルにしておきます。

また書き込みでは \overline{WE} をアクティブにし、データ・バスに書き込むデータを出力します。そして \overline{WE} クロックの立ち上がりで \overline{RAM} はデータを取り込みます。このときは読み出し信号である \overline{OE} を \overline{H} レベルにしておきます。

これらの制御線は必要のないときはHレベルにしておきます。

● CE や OE の制御タイミングのいろいろ

ここで、図 5 (a), (b)のメモリの読み出しタイミングをみてください。この違いは、CE をアクティブにしてから OE をアクティブにしているか、先に OE をアクティブにしてから CE をアクティブにしているかの違いです。基本的にメモリの読み出しはどちらでも動作しますが、一般的には図(a)の方法でアクセスします

また変則的な例として、ROM のアクセス速度をギ


	スイ	ッチング	特性		
型名	max (ns)	t _{CAC} max (ns)	toE max (ns)	メーカ	
MBM27C256A-20W	200	200	70		
MBM27C256H-10	100	100	45	富士通	
MBM27C256H-12	120	120	50		
HN27C256AG-10	100	100	60		
HN27C256AG-15	150	150	70	日立	
HN27C256HG-70	70	70	40		
μPD27C256AK-12	120	120			
μPD27C256AK-15	150	150		NEC	
μPD27C256AK-20	200	200			
TC57256AD-12	120	120	60	ake att	
TC57256AD-15	150	150	70	東芝	

(b) UV EPROM のアクセス・タイム


リギリまで使うため、 \overline{CE} をグラウンドに落としたまま、 \overline{OE} だけで読み出し制御をする場合もあります。 表 2 をみるとわかりますが、アドレスが確定してからのアクセス時間 t_{AAC} と、 \overline{CE} がイネーブルになってからのアクセス時間 t_{CAC} は同じです。

ということは、アドレス・デコード回路からの出力 を CE に接続した場合、アドレス・デコーダの遅延時

〈図 6〉 オペコード・フェッチ・ サイクルのタイミング



<図 7> メモリ・リード/ライト・ サイクルのタイミング



間だけ、taacによるアクセス時間より遅くなるわけです.

そこで、ROM の場合は読み出し動作だけなわけですから、アドレス・デコードにより読み出すアドレスが決まったら、これを \overline{OE} に接続してアクセス時間をかせぐ方法があるのです。 \overline{OE} がアクティブになってからのアクセス時間 toe は、tok なんの半分程度と早いので、 \overline{CE} をグラウンドに接続しておけば、アドレス・バスが確定した時点でアクセスが始まり、アドレス・デコーダでの遅延時間分をあまり気にする必要が

なくなります。

RAM については、書き込み動作があるため、この方法を使うのは少々大変です。

Z80のメモリ・アクセス・タイミング

● メモリ・アクセス・タイミングの重要性

マイコンは命令をメモリから読み込み,動作します。 またその命令によって,メモリからデータを読み出し たり,メモリにデータを書き込んだりします。

番号	記号	項目	6MHz版		8MHz版		10MHz 版		20MHz 版	
			最小	最大	最小	最大	最小	最大	最小	最
1	tec	クロック周期	162	DC	125	DC	100	DC	50	DO
2	t_{wCh}	クロック"H"パルス幅	65	DC	55	DC	40	DC	20	DO
3	twee	クロック"L"パルス幅	65	DC	55	DC	40	DC	20	DO
4	tsc	クロック立ち下がり時間		20		10		10		10
5	t_{rc}	クロック立ち上がり時間		20		10		10		10
6	t _{dCr(A)}	クロック立ち上がりからの有効アドレス出力遅延		90		80		65		57
7	t _{dA(MREQf)}	MREQ に先立つアドレス出力確定時間	35		20		5		-15	
8	tacr(MREQT)	クロック立ち下がりから MREQ="L"になるまでの遅延		70		60		55		40
9	tacr(MREQr)	クロック立ち下がりから MREQ="H"になるまでの遅延		70		60		55		40
10	twmreqh	MREQ"H"パルス幅	65		45		30		10	
11	twmrequ	MREQ"L"バルス幅	132		100		75	-	25	
12	tacs(MREQT)	クロック立ち下がりから MREQ="H"になるまでの遅延		70		60		55		40
13	tacf(RDf)	クロック立ち下がりから RD="L"になるまでの遅延		80		70		65		40
14	t _{dCr(RDr)}	クロック立ち上がりから RD="H"になるまでの遅延		70		60		55		40
15	t _{sD(Cr)}	クロック立ち上がりに対するデータ・セットアップ時間	30		30		25		12	
16	thD(RDr)	RD立ち上がりに対するデータ・ホールド時間	0		0		0		0	
17	tswait(Cf)	クロック立ち下がりに対する WAIT セットアップ時間	60		50		20		7.5	
18	thWAIT(CI)	クロック立ち下がり後のWAIT ホールド時間	10		10		10		10	
19	tacrimin	クロック立ち上がりから M1="L"になるまでの遅延		80		70		65		45
20	tacr(Mir)	クロック立ち上がりから M1="H"になるまでの遅延		80		70		65		45
21	tacr(RFSHI)	クロック立ち上がりから RFSH="L"になるまでの遅延		110		95		80		60
22	t _{dCr(RFSHr)}	クロック立ち上がりから RFSH="H"になるまでの遅延		100		85		80		60
23	tacs(RDr)	クロック立ち下がりから RD="H"になるまでの遅延		70		60		55		40
25	$t_{SD(Cf)}$	クロック立ち下がりに対するデータ・セットアップ時間 (M2, M3, M4, M5 サイクル時)	40		30		25		12	
29	t _{dD(WRf)}	WR 立ち下がりに先立つデータ確定時間	22		5		40		-10	
30	tacs(WRI)	クロック立ち下がりから WR="L"になるまでの遅延		70		60		55		40
31	twwn	WR パルス幅	132		100		75		25	
32	tacs(WRr)	クロック立ち下がりから WR="H"になるまでの遅延		70		60		55		40
35	tawrr(D)	WR="H"になってからの出力データ保持時間	30		15		10		0	
42	tacr(Dz)	クロック立ち上がりからデータ・バス・フロート状態までの遅延		80		70		65		40
45	t _{dCr(A)}	MREQ, IORQ, RD または WR からのアドレス保持時間	35		20		20		0	
53	t _{dCf(D)}	クロック立ち下がりからデータ出力までの遅延		130		115		110		75

このメモリからの命令、データの読み出しやデータの書き込みには、それぞれ制御の方法やタイミングというものが決まっています。

この制御の方法やタイミングを守らないと、正しく メモリからデータを読み書きすることができません。 このタイミングを守らないと、どんなデータが読み書 きされるかわかったものではありません。CPUにし てみれば、読み込んだ命令が実は正しくないかもしれ ないという状況が起こり得るのです。

ここではまず、Z80 がどのようなタイミングでメモリを読み書きするかを説明します。オペコード・フェッチ・サイクルやメモリ・リード/ライト・サイクルについては第1章で説明しましたが、ここではさらに詳しく、図6と図7にそのタイミングを、表3にアクセス・タイムを示します。

● オペコード・フェッチ・サイクル

Z80 が命令を読み込むことを、オペコード・フェッチと呼び、このときの CPU の状態をオペコード・フェッチ・サイクルと呼びます。

Z80 の命令は、オペコードと呼ばれる動作そのもを 指定するデータと、オペランドと呼ばれるレジスタや アドレスを指定するデータの組み合わせで構成されま す。

命令によってバイト数が異なり、Z80では最短バイト数の命令は1バイトで、最長バイト数の命令は4バイトで構成されています。

まず初めに CPU は、 T_1 の立ち上がりで PC(プログラム・カウンタ)の内容をアドレス・バスに出力し、 $\overline{M1}$ を立ち下げます。そして T_1 の立ち下がりで \overline{MREQ} (メモリ要求信号)と \overline{RD} (読み出し要求)をアクティブ

にします。

これらの信号で選択されたメモリからデータが出力 され、CPUはToの立ち上がりでデータを取り込みま す。

そして次の T_3 , T_4 の二つのサイクルで, CPU は DRAM に対するリフレッシュ信号を出力し, 内部では先ほど取り込んだデータ(オペコード)の解析(デコード)と実行がなされます。このとき出力されるリフレッシュ信号は, $\overline{\text{MREQ}}$ と $\overline{\text{RFSH}}$ 信号がアクティブになり, リフレッシュ・アドレスがアドレス・バスに出力されます。

● オペコード・フェッチ・サイクルをメモリからみると

このようにオペコード・フェッチ・サイクルは、4ステート(クロック)サイクルなのですが、 T_3 と T_4 ではアドレス・バスにリフレッシュ・アドレスが出力されるので、実質的な命令読み込みのためのアドレス出力は、 T_1 と T_2 の時間だけです。

メモリにしてみれば、アドレスが確定したあと Ta の立ち上がりで CPU がオペコードを読み込む前までに、指定されたアドレスのデータ、つまりこの場合は命令をデータ・バスに出力しなければなりません。これがメモリが守るべきアクセス・タイミングです。

またオペコードが ROM 上に置かれようが RAM 上 に置かれようが、CPU はそのことについてまったく 感知していないことを頭に入れてください。

たしかに電源投入時はプログラムは ROM 上にしか ありませんが、その途中で RAM 上にプログラムを展 開して動作するというシステムも構成可能です。

つまり ROM に対しても RAM に対しても, 通常は同じタイミングでオペコード・フェッチが行われるわけです。

● メモリ・リード/ライト・タイミング

次はオペコードの読み出しではなく、オペランドや データをメモリから読み込んだり、データを書き込ん だりするときのタイミングをみてみます。 Z80 ではこ れをメモリ・リード/ライト・サイクルと呼んでいます。

オペコード・フェッチが T_1 と T_2 の 2 クロック時間 であったのに対して、メモリ・リード/ライト・サイクルは T_1 から T_3 の立ち下がりまでの 2.5 クロック時間です。オペランドの読み込み時は PC の内容が、メモリの読み込み時はそのメモリ・アドレスがアドレス・バスに出力されます。このとき、 \overline{MREQ} と \overline{RD} がアクティブになり、メモリから出力されたデータを \overline{CPU} は T_3 の立ち下がりで取り込みます。

データの書き込み時は、メモリ・アドレスがアドレス・バスに出力され、 \overline{MREQ} と \overline{WR} がアクティブになり、 \overline{CPU} からデータ・バスに書き込むデータが出力されます。

● メモリ・リード/ライト・サイクルをメモリからみる

オペコード・フェッチ・サイクルでは、 T_3 の立ち上がりでデータが CPU に取り込まれていたのが、メモリ・リード・サイクルでは、 T_3 の立ち下がりでデータが CPU に取り込まれるので、0.5クロック時間アクセスに余裕がある計算になります。

またメモリ・ライト・サイクルでは、MREQがアクティブである時間はメモリ・リード・サイクルと同じ 2.5 クロック時間ありますが、 \overline{WR} がアクティブである時間はほぼ1クロック分で、 T_2 の立ち下がりでアクティブになります。

つまりデータの読み込みに関しては、オペコード・フェッチ・サイクルを満足できるのであれば問題はないが、書き込みに関してはWR信号の立ち下がりのタイミングとその時間に注目する必要があるのです。またメモリへの書き込みのタイミングはWRクロックの立ち上がりで行います。

またオペコード・フェッチ同様、メモリ・リード・サイクルも ROM と RAM の両方に対して考えられ、また同じタイミングが要求されます。しかしメモリ・ライト・サイクルだけは、メモリへの書き込み動作ですから、RAM についてのみ考えればよいわけです。

Z80 とメモリの接続

● マイコン・システムに必要な ROM と RAM

Z80 は電源を入れるとアドレス 0000h 番地から実行を開始します。したがって電源を切ってもプログラムを記憶しておくことのできる ROM が必ず必要です。


また簡単な動作だけであれば、データの保存にレジスタだけを使い、RAMをいっさい使用しなくてもシステムを構成することも可能ではあります。

しかし扱うデータが多かったり、CALL命令を使ったサブルーチン・コールをするとき、また割り込みを使う場合などは、ワーク・エリアやスタック・エリアが必要となるので、RAM は不可欠です。

● メモリ空間と I/O 空間

Z80 は 8080 系の流れをくむ CPU ですから、メモリ空間と I/O 空間の二つのアドレス空間をもっています。このメモリと I/O のアドレスの指定はアドレス・バスが共用されます。このため、いま CPU がアドレス・バスに出力しているのはメモリのアドレスなのか、I/O のアドレスなのかを選択するために、 \overline{MREQ} と \overline{IORQ} (I/O 要求信号) があります。

それぞれ、L レベルでアクティブになり、当然両方が同時にアクティブになることはありえません。メモリ空間とI/O 空間の選択が両方同時に起こることはありえないので、二つの信号を8086 のように1本で



済ませている CPU もあります.

いずれにしろ Z80 でメモリを接続する場合は、メモリ選択信号である MREQ を、必ずメモリの CE または OE と WE に接続しなければなりません。この接続を忘れると、I/O 空間のアクセスのときにもメモリが選択されてしまいます。

■ Z80のメモリ・マップ例

Z80 はアドレスが 16 本あり、64 K (2^{16})バイトのメモリ空間($0000\sim 0$ FFFFh)を直接アクセスできます。

電源投入時など、Z80 はリセットされるとPCを0000h にリセットし、命令フェッチは0000h から始まります。

また現在、入手しやすいメモリとしては、 $256 \, \mathrm{K} \, \mathrm{E}$ ットの容量の $\mathrm{EPROM} \, \mathrm{EPROM} \, \mathrm{SRAM} \,$ があげられます。 $256 \, \mathrm{K} \, \mathrm{EPROM} \, \mathrm{EPR$

このことから、前半のアドレス 0000h~7FFFh の 32 K パイトをプログラム書き込み済みの EPROM に、後半のアドレス 8000h~0FFFFh の 32 K パイトを SRAM にしたシステムが多く見られます [図 8(a)].

またプログラム領域は少なくてよいけれども、データ領域が欲しいという場合は ROM $8\,\mathrm{K}$ バイト、RAM $56\,\mathrm{K}$ バイトといった構成 [図 $8\,\mathrm{(c)}$] も可能です。

しかし 8K バイトのメモリが欲しいといっても、最近では 64K ビット以下のメモリの入手が困難になってきています。このようなときは、図 8 (d)のように容量の大きいメモリを使い、余ったアドレス・ビットはグラウンドに接続して使います。この例では、32K バイトの前半 16K バイトのみを使い、後半の 16K バイトは使用していません。8K バイトのときは、 A_{14} と A_{13} をグラウンドに接続することになります。

● デコード回路のいろいろ

メモリといっても 64 K バイトの空間の間に、ROM と RAM が配置されるわけですから、メモリ空間の中でもどのメモリを選択するかの制御が必要です。このような、どのメモリを選択するかの回路をメモリ・アドレスのデコード回路と呼びます。ROM と RAM の容量がいくらでどのアドレス領域に振り分けるかは、

Z80七不思議 アクセス・タイミング編

Q:オペコード・フェッチ時のリフレッシュ・サイクルは不要、Z80CPUにリフレッシュ回路(というかカウンタ)を入れた理由は?

A: Z80CPUでは、オペコードをフェッチした後、命令をデコードするのに1クロック・サイクルかかります。この間、バスをアイドルにすることも考えられますが、これを Z80CPUでは時間を無駄にすることなくリフレッシュ動作を行うように設計しました。今でこそ疑似 SRFM や、セルフ・リフレッシュ機能を内蔵し、とくにリフレッシュを意識しなくても良い DRAM がありますが、Z80CPUが開発された頃のマイコンは、リフレッシュを複雑な外付け回路により行っていました。 Z80 の登場当時は、このリフレッシュ・サイクルは非常に使いかってのよいものでした。ちなみに、このオペコード・フェッチ時にリフレッシュ・サイクルを入れる、というのはザイログ社が特許をもっているアイディアです。

Q: t^{2} : $t^{$

なかったのか。


A:確かにご指摘のとおり、同じメモリ・リードと見ることもできますが、オペコード・フェッチ・サイクルでは命令を早く取り込み、その命令が何であるかをデコードする必要があります。そのため、取り込み位置を半クロック早くして、デコードのための時間を稼ぐように設計したのだと思います。

■: オペコード・フェッチ・サイクル時,なぜ MIより半クロック遅れて MREQ が出るのか。 MI が半クロック早く出るなら、オペコード・フェッチ・サイクル時のメモリ・リードをもう半クロック早くして、通常のメモリ・リードと同じアクセス時間にできたのではないか。

A:これは、あくまでも推測の域を出ませんが、オペコード・フェッチ・サイクル時のRD信号制御を行う回路を、メモリ・リードの回路と共有させるように設計したため、Tiの立ち下がりで変化させるのが一番楽だったからではないかと思います。

また仮に早くしてもアドレス確定時間は変わりませんから、それほどアクセス・タイムを稼ぐことは できないと思われます。


〈信垣育司〉




(c) データ・バスの接続

この三つの要素が成り立ってメモリ・

アクセスが行われる





このデコード回路で決めます。


 $32 \, \text{K}$ バイトずつの ROM と RAM で、メモリ空間をデコードする場合の例が図 8 (a)です。アドレス・バス A_{15} が L レベルなら ROM が、H レベルなら RAM が選択されます。 A_{15} にインバータを一つ通せば、RAM のセレクト信号ができます。残りのアドレス線は、280 と同じ名前のアドレス・ピンを ROM とRAM それぞれ直結します。データ・バスも同様に、同じビット・ピンを CPU と ROM、RAM に接続します。

● RD. WR 制御線の処理

これでアドレスの選択は正しくできるようになります。 あとは読み出しか書き込みの指定です。

Z80 のリード/ライトの制御は、RD と WR で行います。しかしこの信号は、I/O に対してのリード/ライトでもアクティブになります。

〈図 12〉オペコード・フェッチ・サイクルのアクセス・タイミン グの計算



(a) アクセス·タイミングの考え方

ここではメモリに対してのリード/ライト信号が必要なのですから、図のように MREQ 信号と負論理 ANDを取り、メモリ読み出し信号として MRD (Memory Read)を、メモリ書き込み信号として MWR (Memory Write)を作ります。

ROM は読み出し専用メモリですから MRD を OE に、RAM は読み書きできるメモリですから MRD を OE に、MWR を WE に接続します。

以上,アドレス・バス,データ・バス,各種制御線の接続方法を図9にまとめます。また図10にもっとも一般的なメモリ・マップである32KバイトのROM/RAMシステムのメモリ回路例を示します。

● メモリ読み出しのアクセス・タイム

さてここで設計した回路が正しく動作するかどうか を、図10の回路を例にして検証してみます。

メモリの読み出しについては、時間的にオペコード・フェッチ・サイクルがいちばん厳しくなることは説明しました。そこでこの時間でアクセス・タイムを計算します。

まず CPU 側で重要な各タイミングは、アドレスが T_1 の立ち上がりからどれだけ遅れて確定するかの $t_{acr(A)}$, \overline{MREQ} や \overline{RD} が T_2 の立ち下がりからどれだけ遅れて立ち下がるかの $t_{acr(MREQI)}$ と $t_{acr(RDI)}$, そしてデータ・セット・アップ時間 $t_{api(Cr)}$ です。

図 11 に図 10 の回路のオペコード・フェッチ・サイクルのときのアクセスのようすを示します。

問題は、デコード回路で使われているロジック IC によるゲート遅れです。ここでは経験的に平均遅延時間の 1.5 倍で計算することにします。

ROM の \overline{CE} については A_{15} が直接接続されているので、アドレスの確定と \overline{CE} の立ち下がりは同じと考えられます。また \overline{OE} を制御している \overline{MRD} にしても、




(b) オペコード・フェッチのCEの立ち下がりからの最大時間

1.5T-RD確定時間-ゲート遅れ時間-データ・セットアップ時間>アクセス・タイム

				(MRD)		t sD (cr)			
	$6MHz = 1.5 \times 167ns -$	80ns	-	9(HC32)ns	-	30ns	=	132ns	>	$t_{OE}(70 \text{ns})$
	$8MHz = 1.5 \times 125ns -$	70ns	-	9(HC32)ns	-	30ns	=	78ns	>	$t_{OE}(60 \text{ns})$
1	$0MHz = 1.5 \times 100ns -$	65ns		6(AC32)ns	-	25ns	=	54ns	>	$t_{OE}(50ns)$
2	$20MHz = 1.5 \times 50ns -$	40ns	-	6(AC32)ns	-	25ns	=	29ns	>	toE(25ns)

(c) オペコード・フェッチのOE の立ち下がりからの最大時間



MREQ と RD が立ち下がってからゲートの遅延の時間分遅れてアクティブになります。

また RAM の場合は \overline{CE} に A_{15} にインバータを通した信号を接続しているので、 \overline{CE} がアドレスの確定より若干遅れます。この遅れは考慮にいれなければなりません。

これらオペコード・フェッチ・サイクルのアクセス・タイムの計算例を図 12 に示します。これを満足できれば、メモリ・リード・サイクルに対しても十分アクセス・タイムに余裕ができる計算になります。

● MREQ を CE に入れるか、 \overline{OE} や WE に入れるか 図 8 や 図 10 の 回路 例 では \overline{MREQ} を \overline{RD} や \overline{WR} と負論理 \overline{AND} をとってメモリの \overline{OE} や \overline{WE} に接続しています。 $\overline{Z80}$ ではメモリ空間と $\overline{I/O}$ 空間の区別があり、どちらの空間に対するアクセスなのかを示す制御線として \overline{MREQ} や \overline{IORQ} があるのはすでに説明したとおりです。

メモリか I/O かの選択ですから、どちらかといえばアドレス・デコーダ回路に接続して \overline{CE} で制御すべきところです。しかし Z80 の場合、アドレスが T_1 の立ち上がりで確定するのに対し、 \overline{MREQ} は T_1 の立ち下がりでアクティブになるので、半クロックだけ遅れることになります。これをこのまま \overline{CE} に接続すると、 \overline{CE} がイネーブルになってからのアクセス時間 t_{CAC} 時間だけさらに遅れることになり、メモリ・アクセス・サイクルがさらに厳しくなります。

このため Z80 においては、MREQ を読み書き信号 である RD や WR と負論理 AND を取り、アクセス 時間を稼ぎます。 ただし後述のバックアップ回路などの例のように、 例外的な場合もあります。

SRAMはここで データを書き込む

● メモリ書き込みのアクセス・タイム

データ・セットアップの余裕時間

次にメモリ・ライト・サイクルです。ほとんどのSRAMはWRの立ち下がり時にアドレスが確定していればよいので、CPUのアドレスの遅延はほとんど考えなくてもだいじょうぶでしょう。注目すべき点は、WRの立ち上がりに対するデータ・セットアップ時間と、WRクロックのバルス幅です。

図 10 の回路のメモリ・ライト・サイクルにおけるアクセス・タイムのようすを図 13 に示します。CPUのWR の立ち下がりに対するデータ・バスのデータ確定時間 $t_{aD(WR)}$ と、 \overline{WR} パルスの時間を加算すれば、 \overline{WR} の立ち上がり対するデータ・バスのデータ確定時間が求められます。

これがSRAMの書き込みタイミングである。 MWR の立ち上がりに対してのデータ・セットアップ 時間より十分長いかどうかを比較します。

また $\overline{\text{WR}}$ クロックのパルス幅については、CPUの $\overline{\text{WR}}$ と SRAM の $\overline{\text{WE}}$ の 間に $\overline{\text{MREQ}}$ と の 負 論 理 $\overline{\text{AND}}$ ゲートがありますが、L レベルから H レベル、H レベルから L レベルの遅延は HC タイプや AC タイプではほぼ同じと考えると、CPU の最小 $\overline{\text{WR}}$ パルス幅である t_{WWR} と同じ時間が SRAM の $\overline{\text{WE}}$ に入力されていると考えられます。

またこうしてアクセス・タイムを計算しても、MOS タイプのメモリなどは DRAM に限らず、高温でアクセス・タイムが遅くなるので、低温で動作しても安心はできません。

〈図 14〉64 K~4 M ビットの各種メモリのピン配置

VPP						1	32						VDD	41
A16													PGM	A
A ₁₅	A ₁₅	VPP	VPP	VPP	VPP	1	28	VDD	VOO	Voo	VOD	Voo	NC	A
A12	A ₁₂	A12	A ₁₂	A ₁₂	A 12	2	27	PGM	PGM	A ₁₄	A14	A14	A14	1
A7	A ₇	A ₇	A ₇	A ₇	A ₂	3	26	NC	A ₁₃	A ₁₃	A13	A ₁₃	A13	21
A ₆	A ₆	A ₆	A ₆	A ₆	A ₆	4	25	A ₈	A ₈	A ₈	A ₈	As	A ₈	8
A ₅	A ₅	A ₅	A ₅	A ₅	A ₅	5	24	A9	A ₉	Ag	Ag/RES	A ₉	A ₉	4
A ₄	A ₄	A ₄	A ₄	A ₄	Aa	6	23	A11	A11	A ₁₁	A11	A11	An	
A ₃	A ₃	A ₃	A ₃	A3	A ₃	7	22	OE	OE	ŌĒ	ŌĒ	ŌĒ	OE	
A ₂	A ₂	A ₂	A ₂	A ₂	A ₂	8	21	A 10	A 10	A 10	A 10	A ₁₀	A ₁₀	
A ₁	A ₁	A ₁	A ₁	A ₁	A ₁	9	20	CE	CE	CE	CE	CE	CE	
A ₀	Ao	Ao	Ao	Ao	Ao	10	19	07	07	07	07	07	07	
00	Oo	00	00	00	Oo	11	18	06	06	06	06	06	06	
01	01	O ₁	O ₁	O ₁	O ₁	12	17	O ₅	O ₅	05	05	O ₅	05	
02	02	02	O ₂	O ₂	02	13	16	04	04	O ₄	O ₄	04	04	
GND	GND	GND	GND	GND	GND	14	15	O ₃	О3	O ₃	O ₃	03	O ₃	
1M	512K	256K フラッシュ	256K	128K	64K		-	64K	128K	256K	256K フラッシュ	512K	1M	

(a) UVEPROMとフラッシュROMのピン配置

I/O ₃ I/C	
T/0 1 1/0	03 1/0
1/04 1/0	04 1/0
1/05 1/0	05 1/0
1/06 1/0	06 1/0
1/0, 1/0	07 1/0
CS CS	S CS
A ₁₀ A ₁₀	o A1
OE OE	ŌĒ
A11 A1	1 A ₁
A9 A9	9 Ag
As As	8 As
A ₁₃ A ₁	3 A ₁
WE WE	WE
Voo CS	2 A1
Ans	5 A ₁
Vo	

(b) SRAMとEEPROMのピン配置

当然、さらに複雑なデコード回路や、後述するバックアップ回路のためのゲートを追加すれば、よりアクセス速度の速いメモリが必要になります。

● 64 K~256 K ビット・メモリの対応

図 14 に 64 K~4 M ビットの EPROM と SRAM のピン配置図を示します。

 $256 \, \mathrm{K} \, \mathrm{U}$ ットのメモリの場合, $1 \, \mathrm{A} \, \mathrm{U}$ ンと $27 \, \mathrm{A} \, \mathrm{U}$ ン以外のピンは, $\mathrm{ROM} \, \mathrm{0} \, \mathrm{0} \, \mathrm{0} \, \mathrm{0}$ は, $\mathrm{ROM} \, \mathrm{0} \, \mathrm{0} \, \mathrm{0} \, \mathrm{0}$ に入れておくとよいでしょう。 $\mathrm{SRAM} \, \mathrm{CEPROM} \, \mathrm{CEP$


このフラッシュ ROM は UV EPROM とピン配置 がまったく同じなので、パターンの変更なしで置き換 えができます。EEPROM を使う場合は、あらかじめ 切り替え回路をパターン化しておきます。

また 64K~256 K ビットのメモリに対応するためのジャンパ・ピンの回路を図 15 に示します。これで同じ 28 ピン・パッケージであることを利用して、ジャンパ・ピンだけで異なる容量のメモリにも対応させることができます。


またこのピン配置を考えると、 $64 \,\mathrm{K}$ ビットや $128 \,\mathrm{K}$ ビット用の ROM ツケットに $256 \,\mathrm{K}$ ビットの EPROM を差し込むこともできます。ただし、 A_{14} や A_{13} にあたるピンの処理で注意する点があります。

これらのピンの基板上の処理によっては、ROM ライタでの書き込み開始アドレスが、ROM の物理的な0000h からでなく、6000h や 4000h といった A_{14} や A_{13}

〈図 15〉64 K~256 K ビット ROM と RAM 対応ジャンパ同路



〈図 16〉 バンク切り替えの例



A0~A13 アドレス・バス Air 表RAM A14 32K/11/ A15 表RAM/裏RAM セレクト・ビット PA3 CE2 パラレルI/Oポートから (第4章参照) PA₂ A16 PA₁ A15 裹RAM PAo. 128Kバイト A14 A13 バンク・セレクト・ピット (c) バンク切り替え回路

のビットが"1"であるアドレスから書き込まなければ ならない点です。CPU側はアドレス 0000h からプロ グラムを読み込もうとしますが、ROM にしてみれば、 A14や A13のビットが"1"であるアドレスに対してアク セスされることになるからです.

またこのアドレスは、基板の回路が図 15(a)のよう になっているか、図15(b)のようになっているかでも 違います。図(a)では A13は Hレベル固定ですが、図(b) では CPU の Aisが接続されることになります。

EPROM の Vppや PGM などの書き込み制御ピンは、 電源に直結します

さらに大容量のメモリを使うために

● 64 K バイトは狭い!

現在の半導体事情を反映してか、Z80システムにお

選択されるメモリ

表RAM

■ RAMO

2

3

4

5

6

7

PAo

0


0

0


1

0

〈図 17〉64 K バイト・オール RAM 領域にできるメモリ回路



〈図 18〉バンク切り替えシステムの具体的な回路例



いても64 K バイトのメモリ容量に限界が見えてきているのも事実です。最近はC言語などの高級言語でプログラムを組むことが多く、少しでも凝ったことをやり始めると、64 K バイトではあっという間にメモリを使いきってしまうことがあります。

しかし、Z80 には16本のアドレス・バスしかありません。16本ではどう指を折って数えても64 K バイト以上のメモリを数えられません。Z80で64 K バイト以上のメモリを使う方法はないのでしょうか。

そこでどこからか 17, 18 本目のアドレス・バスを無理矢理作り、64 K バイト以上の RAM を管理したり、64 K バイト以内のあるアドレス領域を切り替えて使い、トータル的に 64 K バイト以上のメモリを使うようなシステムが考え出されました。このようなシステムをバンク切り替えと呼びます。

● メモリ・バンク切り替えの具体的例

バンク切り替えでは、ワーク・エリアとスタック・エリアを切り替わらないアドレス領域に確保しないと、CPU は暴走(プログラムの動作がおかしくなる)してしまいます。また切り替わるアドレス領域にPC があるときにバンク切り替えしても暴走します。それはそうです。切り替えたとたんプログラム自身がメモリ・バンクの裏へ消えてしまうのですから。

図 16 にアドレス 8000h~0BFFFh にバンク切り替え用の窓を開け、バンク切り替え領域の大きさを 16 Kバイトとした例を示します。

I/O 空間に設けた PIO(パラレル I/O) についての設計法は、次章を参照していただくとして、とりあずここでは単に PIO のポート A の下位 4 ビットをバンク選択用に使うとだけ説明しておきます。またリセット状態で $PA_0 \sim PA_3$ は L レベルになります。

PA₃がLレベルなら表RAMである256 KビットSRAMが、CPUに対してアドレス8000h~0FFFFhに選択されます。Hレベルならアドレス8000h~0BFFFhの領域が裏RAMになります。

さらに裏 RAM には 1 M ビット SRAM が使われているので、1 M/8 ビットで 128 K バイトの容量があります。これを 16 K バイトのバンクに分けるので、全部で 8 バンク切り替えが可能になります。この 8 バンクを $PA_2 \sim PA_0$ の 3 ビットで選択します。

バンクの切り替えは OUT 命令で、選択したいバン クの値を PIO のポート A の下位 4 ビットに出力して 設定します。

● 64 K バイト・オール RAM

システムによっては、ROM 領域まで RAM にしたいときがあります。アドレスの前半の $32 \, \mathrm{K}$ バイトの表に ROM、裏に RAM、後半の $32 \, \mathrm{K}$ バイトに RAMのバンクを四つ配置したシステム例を図 17 に示します。

STA STA	** M CKO CK1 ** [EMORY S EQU EQU	YMBOL *** 0000H ;SP=F 8000H ;SP=7 YMBOL ***	FFF+1 RESTART
*		*****	PROGRAM STA	**************************************
		LD LD LD LD IR JP	HL, 0100H DE, 8100H BC, 7700H	:RAMO(アドレス 0100h)から :RAMI(アドレス 8100h)へ :7700hバイト :転送したプログラムヘジャンフ
	į.	ORG LD OUT	0100H A,008H (IOCEO),A	:8100hへ転送されて実行される :HC273 Q4 1 :バンク切り替え
;		LD LD LD LDIR JP	HL, 8200H DE, 0200H BC, 7600H	:RAM1(アドレス 8200h)から :RAM2(アドレス 0200h)へ :7600hバイト :転送 :転送したプログラムへジャンフ
;		ORG LD :	0200H SP, STACK1	:リスタート RAMO . プログラムが続く


次にプログラム B でバンク・セレクト・ビットの Q_4 を H レベルにし、アドレス 0000h~7FFFh の領域に RAMoを選択します。そして先ほどとは逆方向に、アドレス 8000h からのデータをアドレス 0000h の領域に転送します。これで 64 K バイトすべて RAM のシステムができます。

またこの回路では、アドレス 8000h 以降の領域もバンク切り替え可能です。 $RAM_1 \sim RAM_4$ の切り替えは、HC273 の Q_1 、 Q_2 で選択します。

当然ながら、この領域にスタック・エリアを確保している場合は、アドレス 0000h~7FFFh の領域に再確保しないと、バンク切り替えしたとたんにスタック領域がバンクの裏に消えてアクセスできなくなってしまいます。

またこの図17の回路を具体的な回路図にしたのが図18で、この回路のコントロール・プログラム例を


〈図 19〉ライト・プロテクト回路の例



(a) ライト・プロテクト回路(RAM全体のプロテクト)

(b) 特定のアドレス領域だけをプロテクト

〈図 20〉 スタンバイ回路



TMPZ84C61APなどのCGC(クロック・ジェネレータ・コントローラ) などを使うことにより、スタンパイ機能をもたせることができる、またZ84C015などに内蔵されているCGCでも同様

(a) MREQをCEへ接続

HALT命令実行後はHALTが"L"になるので、ROMとRAMの双方のCEを"H"にできる。
ROMのCEへ
HALT
ROMのCEへ
RAMのCEへ
RAMのCEへ
RAMのCEへ
RAMのCEへ
RAMのでして

短くなる. こちらがアクセス・タイム的に有利.

(b) HATL出力を使う

リスト1に示します。

● RAM のプロテクト回路例

通常は普通に読み書きができ、ある特定の状態のと きに書き込み禁止(プロテクト)をかけられる回路の例 を図 19 に示します。

これもバンク切り替え回路と同じように、任意の I/O 空間にパラレル・ポートをつけて、そのポートの 任意のビットを書き込み可/不可フラグとして使用します。


この信号と \overline{WR} 信号(実際には \overline{MREQ} と \overline{WR} の 負論理 \overline{AND} を取った \overline{MWR})を負論理 \overline{AND} をとっ \overline{CRAM} の書き込み信号にすればよいわけです。

図 19 の例では、ポートのビットを H レベルにすると書き込み禁止となります。

また場合によっては、任意のアドレス領域にだけプロテクトをかけたいときもあるでしょう。このときは図19(b)のように、プロテクトをかけたいアドレス領域をデコードしてプロテクト回路に入力すればよいわけです。

アドレスのデコード回路を変更すれば、任意のアドレス領域のプロテクトが実現できます。もっとも、任意といえども ROM 領域はもともと書き込みできないので意味はありませんが。

また、このプロテクト回路についてだけではありませんが、CPUからのコントロール信号とメモリとの間にゲートが入ると、それだけゲート遅延時間が増加することになります。その分だけ高速なアクセス・タイムのメモリを使うか、遅延時間の少ないゲートを使



うなどの工夫が必要です。

低消費電力モードとバックアップ

● バッテリで動作させる

Z80 も CMOS 化されて省電力になり、マイコン・システム全体をバッテリ動作させることができるようになりました。専用のクロック・ジェネレータを使ってシステム全体にスタンバイ機能をもたせることにより、バッテリの寿命を延ばすことができます。

低消費電力対応のメモリは、CEがHレベルであれば非選択状態であると認識し、低消費電力モードに入ります。


そこで図 20 のように、メモリのデコード回路に MREQ 信号を接続し、RD、WR 信号はメモリの \overline{OE} や WE に直接接続します。スタンバイ時(HALT 命令を実行したとき)、MREQ は \overline{H} レベルになるので、メモリをスタンバイ状態にすることができます。

CPUを HALT 命令で停止させた状態からもう一度プログラムを実行させるには割り込みを使いますが、ここでは説明しません。

ただしすでに説明したように $\overline{\text{CE}}$ に $\overline{\text{MREQ}}$ 信号を入れるので、 \overline{P} クセス・タイムにはこのことを十分考慮に入れて設計してください。

図 20 (b)は、 \overline{MREQ} ではなく \overline{HALT} を使った例です。 \overline{MREQ} は通常どおり \overline{RD} や \overline{WR} と接続しているので、 \overline{PO} とないでは \overline{HALT} を \overline{CE} に接続するゲート分だけ気にすればよいので、 $\overline{(a)}$ の回路よりはアクセス・タイムに余裕があります。

また ROM のアクセス・タイムを稼ぐために、CE をグラウンドに接続しっぱなしにする方法は、当然の



ことながら、この低消費電力モードにはならなくなり ます。

● SRAM のバッテリ・バックアップ

継続的なデータ収拾システムや、RAM 領域に製作途中のプログラムをいれてデバッグする開発中のマイコン・システムでは、電源が瞬断した場合などに備えて SRAM の回路に、バッテリ・バックアップ回路を付加すると便利です。

またたいていの CPU は、電源の瞬断が起こると暴走し、RAM に誤書き込みしてしまいます。この誤書き込みも防止することができます。

このためには電源検出用に便利な、専用のリセット ICがあります。

基本的には、バックアップ時に SRAM の \overline{CE} 端子を H レベル(2 V 以上)になるようにし、別電源(電池やコンデンサ)に切り替えます。

図21 に、電圧低下の検出用に S805 シリーズを使った例を示します。パワー ON リセット回路と負論理の OR を取り、CPU にリセットをかけます。

この回路のポイントは、SRAMの \overline{CE} につながった AC132 の電源を電気二重層コンデンサから取り、SRAM と AC132 の両方をバックアップしている点です。AC132 も動作させていることで、SRAM の \overline{CE} は H レベルに保たれるからです。

●参考文献●

- (1) 鈴木八十二: 半導体 MOS メモリとその使い方, 日刊 工業新聞社,
- (2) ㈱東芝、MOSメモリデータブック ROM編, 1991年.(3) ㈱東芝、MOSメモリデータブック RAM編, 1993年.
 - (トランジスタ技術 1994 年 6 月号に加筆、修正)

外部装置との情報のやり取りの窓口

1/0周辺回路の設計

村田浩義/北川信孝

1/0 とはなんだろう

● メモリと 1/0 の違い

マイコン・システムなら、外部装置とデータのやり取りをする窓口が必ず必要になります。この外部とデータをやり取りする窓口にあたる部分を I/O と呼びます(図 1). メモリもデータ・バスに直結されますが、外部装置とデータのやりとりはしないので I/O とはいいません。

第1章でも説明したように、CPU に接続するメモリと I/O の接続回路の違いは、おおざっぱにいうと、基本的には \overline{MREQ} がアクティブになるか \overline{IORQ} がアクティブになるかの違いだけです。アドレス・バスが出力され、 \overline{RD} または \overline{WR} により読み出しか書き込みの選択をする部分は、メモリについても I/O についても基本的に同じです。

しかしソフトウェア的な立場から見たときには、非 常に大きな違いがあります。

● 1/0 デバイスとは

マイコン・システムでは、各種バスが重要な働きを

しています. アドレスをセットしデコード回路で相手を一つだけ選び、コントロール信号で制御しながらデータ・バスを通じて選択された装置とデータのやりとりをします.

バスを使うことにより、マイコンは大量のデータの 受け渡しを、装置間で信号線を増やすことなく容易に 行えます。

この反面、バスは時分割でしか使えませんから、外部装置側にデータをラッチする機能とバスをバッファリングする機能が必要になります(図 2).


このように、CPUが外部のデータを読み込みたいときに、外部からのデータをデータ・バスに出力するもの、またCPUが外部にデータを出力したいときに、データ・バスからデータを入力して外部に出力するものなど、入出力をコントロールするラッチやバッファが I/O デバイスなのです。

Z80 の I/O アクセス・タイミング


● 1/0 リード・サイクル

I/O に対するアクセスは、I/O 制御命令である IN/

<図 2> I/O デバイスとバスの関係



〈図 3〉 Z80 の I/O リード・ライト・ サイクルのタイミング



OUT/OTIR/INIR などの命令が実行されたときに発生します。

Z80 の I/O リード・ライト・サイクルを図3 に、アクセス・タイミングを表1に示します。Z80 の I/O リード/ライト・サイクルは、図中の T_w で示すウェイト・サイクルが、CPU 自身によって強制的に1クロック挿入されるので、4 クロック・サイクルで実行されます。

IN 命令の実行、つまり I/O リード・サイクルでは、まず T_1 の立ち上がりで I/O ポート・アドレス(A_0 $\sim A_7$)がアドレス・バスに出力され、 T_2 の立ち上がりで \overline{IORQ} と \overline{RD} がアクティブになります。

そして Twによる 1クロック分のウェイトが入った あと、T₃の立ち下がりで CPU は I/O ポートから出力 されたデータを取り込みます。

● デバイスからみた I/O リード・サイクル

メモリ・リード・サイクルでは T_1 の立ち下がりで出力されていた \overline{MREQ} や \overline{RD} が,I/O リード・サイクルでは半クロック遅くなり, T_2 の立ち上がりで出力されます。しかし T_w によるウェイトが 1 クロック入るので,実質的には T_2 と T_w そして T_3 の立ち下がりまでと,アドレスが確定してから 3.5 クロック, \overline{IORQ} がアクティブになってから 2.5 クロック分の時間があり,メモリ・リード/ライト・サイクルよりアクセス時間に余裕があります。

● 1/0 ライト・サイクル

OUT 命令の実行、つまり I/O ライト・サイクルでは、I/O リード・サイクルと同様に T₁の立ち上がりで

〈表 1〉 Z80 の I/O リード・ライト・サイクル(単位 ns)

番号	記 号	項 目	6MH	Iz版	8MHz 版		10MHz版		20MHz	
能亏	iC 7	項目	最小	最大	最小	最大	最小	最大	最小	最大
6	t _{dCr(A)}	クロック立ち上がりからの有効アドレス出力遅延		90		80		65		57
16	thD(RDr)	RD 立ち上がりに対するデータ・ホールド時間	0		0		0		0	
17	tswait(Cf)	クロック立ち下がりに対する WAIT 信号セットアップ時間	60		50		20		7.5	
18	thWAIT(C()	クロック立ち下がり後の WAIT ホールド時間	10		10		10		10	
23	$t_{dCf(RDr)}$	クロック立ち下がりから RD="H"になるまでの遅延		70		60		55		40
24	t _{dCr(Cf)}	クロック立ち上がりから RD="L"になるまでの遅延		70		60		55		40
25	t _{sD(Cf)}	クロック立ち下がりに対するデータ・セットアップ時間(M2, M3, M4, M5 サイクル時)	40		30		25		12	
26	t _{dA(IORQf)}	IORQ 立ち下がりに先立つアドレス確定時間	107		75		50		0	
27	t _{dCr(IORQf)}	クロック立ち上がりから IORQ="L"になるまでの遅延		65		55		50		40
28	tacf(IORQr)	クロック立ち下がりから IORQ="H"になるまでの遅延		70		60		55		40
32	tacf(WRr)	クロック立ち下がりから WR="H"になるまでの遅延		70		60		55		40
33	t _{aD(WRf)}	WR 立ち下がりに先立つデータ確定時間	-55		-55		-10		-30	
34	t _{dCr(WRf)}	クロック立ち上がりから WR="L"になるまでの遅延		60		60		50		40
35	tawar(D)	WR="H"になってからの出力データ保持時間	30		15		10		0	
42	t _{dCr(Dz)}	クロック立ち上がりからデータ・バス・フロート状態までの遅延		80		70		65		40
45	t _{dCr(A)}	MREQ, IORQ, RD またはWR からのアドレス保持時間	35		20		20		0	
53	tacs(D)	クロック立ち下がりからデータ出力までの遅延		130		115		110		75

I/O アドレスがアドレス・バスに出力され、 T_2 の立ち上がりでIORQ と \overline{WR} がアクティブになります。

そして T_w による1クロック分のウェイトが入った あと、 T_3 の立ち下がりで \overline{IORQ} と \overline{WR} をHレベル にします。

● デバイスからみた I/O ライト・サイクル

アドレス・バスの確定時間も \overline{IORQ} の出力タイミングも,I/O リード・サイクルと同じです。しかしメモリ・ライト・サイクルでは \overline{MREQ} より 1 クロック遅れて T_2 の立ち上がりでアクティブになっていた \overline{WR} が,I/O ライト・サイクルでは \overline{IORQ} と同じく T_2 の立ち上がりでアクティブになり,I/O リード・サイクルとほ

ぼ同じ動作となります。


また I/O デバイスは、 \overline{WR} クロックの立ち上がり で CPU からデータ・バスに出力されたデータを取り込みます。

アドレス・デコードとは

すでに説明したように、I/Oデバイスの基本はラッチとバッファです。ここではラッチとバッファで構成する非常に簡単なI/Oについて説明します。

I/O アドレス・デコード回路Z80 の場合、I/O 空間はアドレス・バス A₀~A₂で指

<図 4> 8 ビット・パラレル出力ポートの回路の例



定できる $0\sim255$ までの256個です。Z80では本来未定義な16ビットI/Oアドレスを使うなら $A_0\sim A_{15}$ を使いますが、ここでは基本である8ビットI/Oアドレスで説明します。

256 個のアドレスの中から、選択したいアドレスに 該当する I/O デバイスだけをアクティブにするのが I/O アドレス・デコーダです。

I/O アドレス・デコードに HC138 を使い,出力ラッチに HC574 を使った I/O ポートの回路を図 4 に示します.

すでに説明したように、Z80 の I/O 空間の選択は \overline{IORQ} を L レベルにすることで制御しています。このため I/O デバイスの選択には \overline{IORQ} 信号を負論理 AND する必要があります。

この回路では IORQ と WR を負論理 AND した IOWR (I/O 書き込み要求)をつくり、これと HC138 でデコードしたセレクト信号を AND して HC574 の書き込みクロックにしています。

● HC574のアドレス

HC138 には $A\sim C$ 入力と、 G_1 、 G_{2A} 、 G_{2B} の三つのイネーブル端子があります。つまり図 4 では、 A_7 と A_6 が L レベル、 A_5 が H レベルのときに、 $A_2\sim A_4$ の状態で $\overline{Y_0}\sim \overline{Y_7}$ が選択されます。また A_0 と A_1 はデコード回路に入力していません。


以上より HC574 は、20h、21h、22h、23hのどのアドレスでも選択することができます。また HC138 のイネーブル端子に $\overline{\text{IORQ}}$ を接続しているわけではないので、HC138 の $\overline{\text{Y}_0}$ 端子は I/O 命令以外のメモリ・アクセスやリフレッシュのときにもアクティブになることがある点に注意します。

これでは I/O デバイスであるはずの HC574が、I/O 命令以外のときでも選択されてしまいそうです。しかし \overline{IOWR} は \overline{IORQ} と \overline{WR} がアクティブになるとき、つまり OUT 命令を実行したときにアクティブになります。この信号と AND を取っているので、20h、21h、22h、23h の I/O アドレスに対して OUT 命令を実行するときだけ書き込みクロックが出力されるのです。

● アドレスのフル・デコードとは

一つのI/Oデバイスに対して複数のアドレスから アクセスできるのは、たしかに気持ち悪いかもしれま せん。複数のアドレスで同じI/Oが選択されてしま うのは、AoとAiをデコード回路に入力していないこ とに原因があります。

〈図 5〉8 ビット 1/0 アドレスをフル・デコードした例



ド回路に接続します。これをフル・デコードといいま

しかしつないでいる I/O デバイスが数個で、あとから別の I/O を拡張することもないのであれば、わざわざゲートを使ってフル・デコードする必要はありません。また部品の節約にもなります。

フル・デコードは例えば 100 個以上もの I/O デバイスを接続するときに必要になります。Z80 の I/O 空間は基本的に 256 バイトですから,一つの I/O デバイスに四つのアドレスが振られていたのでは,アドレスが足りなくなってしまいます。


フル・デコードされていない I/O の場合は、一般的には Don't Care のビットに 0 を入れたアドレスでアクセスします。

●アドレス・デコードと1/0マップ

す。

デコーダに入力するアドレス線の違いは, I/Oデバイスのアドレスやイメージ・アドレスの発生の違いに現れます。

では、 G_{2A} と G_{2B} に接続している A_7 と A_6 を外して入力をグラウンドに落とすとどうなるでしょう [図 6 (b)]。 A_7 と A_6 を外したのでこのビットも Don't Care になります。しかし $\overline{Y_0}$ ~ $\overline{Y_7}$ のアドレスは変化していません。



しかし図(a)では 40h 以降のアドレスではすべて非選択になったものが、ふたたび Y_0 がアクティブになります。

このように下位ビットが Don't Care の場合は、同じ I/O が続けて選択されるようにイメージが発生しますが、上位ビットが Don't Care の場合は、それ以下のアドレスを繰り返すようにイメージが発生します。


また、いままでの説明ではHC138の $A\sim C$ 入力端子にはアドレス・バスを $A_2\sim A_4$ のように順番に接続していました。もしこの順番が逆、または A_7 をA入力

に、 A_0 を B 入力に入れるなどしたらどうなるでしょうか。図 6 (d)にその例を示しますが、 $Y_0 \sim Y_7$ のセレクト線がアドレスに対して順番に選択されず、ばらばらになってしまいます。


もちろんこうしてもアドレスの指定を間違わなければ動作しますが、特に理由のない限り、順番に接続したほうがアドレスのセレクトも順番になりわかりやすくなります。

HC138 以外のデコード IC

アドレス・デコードに使えるICは、HC138以外に



〈図8〉パラレル・データ出力ポートの例



も図7に示すようなものがあります.

HC138 の出力は 8 本なので、8 個の I/O デバイスを接続することができます。8 個以上のデバイスを接続したいときは、HC154 を使ったりデコード IC を組み合わせたりします。

また $HC688(8 \, \text{ピット・コンパレータ})$ を使うと、B入力側の状態を変えるだけで任意のアドレスを選択することもできます。

基本的なデータ入出力ポートの設計

● 簡単なパラレル・データ出力ポート


いちばん基本的な8ビットのパラレル出力ポートとしては、すでに図4に回路例を示しました。このよ

うな出力ポートには8ビットのDラッチ(HC574, HC374)がよく使われます。

ここで注意したいのは、トランスペアレント型ラッチである HC573 や HC373 は不向きである点です。 表 1 の Z80 の I/O リード/ライト・サイクルをみるとわかるように、 \overline{WR} の立ち下がりではデータ・バスのデータがまだ確定していません。

HC573 などでは \overline{WR} が立ち下がった時点でデータ・バスのデータを取り込んで外部に出力してしまうので、図8(b)に示すように不定データが出力されてしまうことになります。

また HC574 はリセット端子がなく,電源投入直後 は不定データが出力されます。ものによってはリセット直後出力がクリアされていないとまずい場合があり



ます. その場合は、リセット端子付きの HC273 を使います.

● 簡単なパラレル・データ入力ポート

入力ポートでは、バス・バッファ (HC245) がよく使われます。これは出力ポートで接続していた \overline{IOWR} ではなく、 \overline{IORQ} と \overline{RD} を負論 \overline{IORD} \overline{IORD} $(I/O 読み込み要求) 信号を、アドレスのセレクト線と <math>\overline{IORD}$ \overline{IORD} $\overline{$

また一般的に外部から入力される信号の変化と、 CPUの動作はまったく非同期です。例えばある信号 線が L レベルのときにデータ線に意味のあるデータ が出力される装置からデータを読み込みたいときは、 HC573 を使いそのデータをラッチします。こうする ことで、その装置が常時データを出力しなくても、有 効なデータを保持しておくことができ、CPU はいつ でもそのデータを読み込むことができます [図 9 (b)]。

● OUT 命令実行時のバスの動作

OUT 命令を実行したときの具体的なバスの動きを 図 10 に示します。ここでは HC273 の Q₁ピン(ビット 0) にモータを接続してあるとします。モータはビット 0 が "1" になると回転します。また電源投入後すぐにモータが回転するとたいへんなので、HC273のクリア端子にリセット信号を接続しています。

プログラムは、ビット 0 でモータの制御を行うので、 A レジスタに 01h(モータの ON データ) を格納し、モータ・コントロールの I/O アドレス(回路ではアドレス 00h)に OUT 命令を実行します。 OUT 命令の実行は、いきなり TORQ による I/Oライト・サイクルが始まるわけではありません。マイコンの動作はメモリから命令を読み込んで、それにしたがって動作しているのです。

つまり、 \overline{MREQ} と \overline{RD} によりメモリから OUT 命令が読み込まれ、次に OUT する I/O アドレスが読み込まれます。この次に初めて \overline{IORQ} がアクティブになり、I/O ライト・サイクルが始まります。

こうしてデータ・バスにはAレジスタの値、つまりモータ ON のデータが出力されます。しかしこれですぐにモータが回るわけではありません。HC273 は \overline{IOWR} クロックの立ち上がりでデータをラッチします

つまり CPU が \overline{WR} を立ち上げた瞬間に HC273 は データをラッチし、これが初めて外部に出力されモータが回りだすのです。

● IN 命令実行時のバスの動作


IN 命令を実行したときの具体的なバスの動きを図 11 に示します。ここでは HC245 の B 入力にスイッ チを接続してあるとします。

これも OUT 命令同様、いきなり I/O リード・サイクルが始まるのではなく、IN 命令とデータを入力する I/O アドレスをメモリから読み込んだあとに始まります。


I/O リード・サイクルが始まると、アドレス・バスには指定された I/O アドレスが出力され、 $\overline{Y_1}$ がアクティブになります。そして \overline{IORD} が L レベルになるので、HC245 の \overline{G} 入力がアクティブになり、データ・バスにスイッチの状態が出力されます。


CPU はそのデータを読み込み、A レジスタに格納

〈図 10〉 OUT 命令のバスの動作



〈図 11〉 IN 命令のバスの動作





します。

また余談ですが、スイッチ入力では必ずチャタリングというノイズが含まれるため、何度かスイッチの状態を読み込んで値が一致した段階で、スイッチの状態が確定したと判断するようにプログラムします。もしくは完全にハードウェアでチャタリングを除去します。

● 読み込み、書き込み時間のチェック

ここで、いままで設計してきた入出力ポートが正しく動作するかどうか、そのタイミングをチェックしてみます.

図12にアクセス・タイミングを示します。HC574

などのラッチは、入力されたデータを確実にラッチするために、セットアップ・タイムとホールド・タイムと呼ばれる時間が必要です。つまりこの時間の間は、データ・バスの値を一定にしておかなければなりません。書き込みタイミングのチェックとは、CPUがデータ・バスにデータを出力している時間が、書き込むデバイスのセットアップ・タイムとホールド・タイムを満足しているかどうかを調べる作業です。

図 12(a)の例では、HC574 に入力される書き込みクロックの立ち上がりよりセットアップ・タイム分だけ前の時間までに、CPU がデータ・バスにデータを出力しているかどうかがポイントになります。

ここではシステム・クロック 10~MHz 動作の Z80~C ついて考えてみます。まず \overline{IOWR} のパルス幅,つまり I/O ライト・サイクルの書き込みパルス幅は, T_2 の立ち上がりから T_3 の立ち下がりまでの $2.5~\rho$ ロック分あります。しかし実際に \overline{WR} や \overline{IORQ} が出力されるのは T_2 の立ち上がりから 50~ns の遅延があります。さらにアドレス・デコーダからの信号と負論理 ANDを取った信号が実際の書き込みクロックになるので,さらにその分のゲート遅れが加算されます。

そしてさらにその時間からセットアップ・タイムを 差し引き、まだ時間に余裕があれば(計算結果が負に ならなければ)、アクセス・タイムを満足している結果 になります。

もしアクセス・タイムが間に合わない場合は、アドレス・デコーダ回路などのゲート数を少なくし、ゲート通過遅延時間を減らしたり、セットアップ・タイムの少ないもっと高速な AC574 などを使います。それでもだめなときは CPU の動作クロックを下げるしかないでしょう。

ホールド・タイム側についても同様に、各ゲート遅延時間などを考慮してチェックします。ただ HC547 の場合はホールド・タイムが 0 ns ですから、ほとんどの場合問題ないでしょう。

次に図 12 (b)の読み込みアクセス・タイムについて 考えます。これもさきほどのラッチと同様で、CPU がデータを読み込むにはセットアップ・タイムとホー ルド・タイムの時間だけ、データ・バスの値が一定でな ければなりません。

 $10~{\rm MHz}$ の Z80 の $I/{\rm O}$ リード・サイクルでは、 $\overline{\rm RD}$ が T_2 の立ち上がりから $55~{\rm ns}$ 遅れます。また HC245 の読み出しクロックは、CPU の $\overline{\rm IORQ}$ と $\overline{\rm RD}$ 、そしてアドレス・デコーダの出力を負論理 AND した信号になるので、これらのゲート遅延時間も加算されます。

そして HC245 に読み出しクロックが入力されてから、実際にデータ・バスにデータが出力されるまでの遅延時間も考慮に入れる必要があります。以上を計算しても、CPU が必要とするセットアップ・タイム以上の時間があればだいじょうぶです。

入力専用と出力専用のポート

● 出力専用ポートで読み込みをしたら

出力に HC574 を入力に HC245 を使ったいままで の例では、それぞれ別々のアドレスに対して出力ポー

トと入力ポートを割り振っていました。

もしここで、HC273 の I/O アドレスに対して入力動作をしたらどうなるでしょう。 $\overline{Y_0}$ はアクティブになりますが、 \overline{IOWR} がアクティブにならないので、HC273 に書き込み動作は行われません。また当然データを出力するデバイスも存在しないわけですから、CPU は誰もデータを出力していないデータ・バスから無意味なデータを読み込みます。

逆に HC245 の I/O アドレスに対して出力動作をしても、 $\overline{Y_1}$ はアクティブになりますが、 \overline{IORD} がアクティブにならないので、HC245 はデータ・バスにデータを出力しません、また CPU が出力したデータは誰も受け取ることなく消えてしまいます。

● 出力専用ポートではデータを保存する

このように、HC273 だけを接続した I/O アドレスは出力専用で、その I/O アドレスに出力したデータを再び読み込むことはできません。このような出力専用ポートにデータを出力するときは、出力したデータを後で調べられるように、RAM にワーク・エリアを設定して出力したデータを保存しておくという方法を取ります。

Z80 はまだまだ現役

DOS/V ユーザでもある筆者は、ようやく昨年の年末に SCSI ボードで標準となったアダプティック社の AHA1542CF と CD-ROM ドライブを購入しました。ふとボードを見ると、なんと Z80CPU が搭載されているのです(写真 A).

Z80 も CMOS 化され高速になり、日本では ASSPである Z84C011 や Z84C015 がよく売れているそうです。 Z80 もなんだかんだ言われながら、たいていのシステムは実現できる能力をもっています。 メモリの問題も少々めんどうですが、バンク切り替えで何とかなります。 高速処理が必要な部分には DSPを速い CPU の代わりに使おうとしているくらいで、ほとんどのことは筆者もいまだに Z80 です。

Z80 を使う魅力の一つに開発ソフトの安さがあります。30 半ばになった筆者も、最近でははんだごてを持つよりソフトを作るほうが楽になりました。ソフトも FORTRAN、BASIC、アセンブラ(Z80、8085)、Cと移ってきました。しかし C++にはなかなか移行できませんが…。

PC8001 の拡張ボックスに PPI だけでボードを作り、漢字 ROM を接続して BASIC の IN と OUT 命令だけで動作させたときの感動が、マイコンとのつき合いの始まりでした。 BASICの動作速度の遅




〈写真 A〉 Z80 が使われている SCSI ボード

さがアセンブラを身につけさせ、PALライタがマ イコン・ボードを身につけさせてくれました。

言語がCになっただけで、DOS/V マシンでもPC8001 と同様のことができると知り、K-9・ボードを買ってやってみるところです。EDLIN とPPI の達人を自称する筆者も、まだまだZ80 と同様で現役のようです。


〈村田浩義〉

〈図 13〉同じ I/O アドレスを使った入力, 出力ポート例



データを保存しなければならない理由としては、その出力ポートがビットごとに何らかの装置をコントロールしているときなどのためです。例えばビット 0 に LED の ON/OFF を、ビット 7 にモータの ON/OFF

〈リスト 1〉出力専用ポートでのデータ保存法



という意味をもたせたとします。いま LED が ON, モータが OFF している状態で、モータを ON したい とします。単にビット 7 を 1 にして 80h をポートに出 力したらどうなるでしょうか。ビット 0 まで OFF に なり、LED が消えてしまいます。

このようなときのために、出力専用ポートに出力したデータを保存しておき、操作したいビットに対してのみ ON/OFF 操作をしたあとそのデータを出力すれば、ほかのビットの状態に影響を与えないでビットのコントロールを行うことができます(リスト 1).

● 同一アドレスに入出力ポートを割り当てる


 Y_0 と \overline{IOWR} を \overline{AND} した信号を $\overline{HC273}$ の \overline{CK} 端子へ,そして $\overline{Y_0}$ と \overline{IORD} を \overline{AND} した信号を $\overline{HC245}$ の \overline{G} へ接続するとどうなるでしょう(図 13). つまり入力と出力を同一 $\overline{I/O}$ アドレスに割り振るのです.

この I/O アドレスに対して出力動作をすると、データ・バスのデータが HC273 に書き込まれます。また入力動作をすると、データ・バスに HC245 のデータが出力されます。


ある一つの装置のコントロールのために、書き込みと読み出しの必要があるときは、このように同じアドレスに読み込みと書き込みを割り付けるとわかりやすくなります。

また場合によってはI/Oアドレス·デコード回路の

〈図 14〉 時計機能を実現する



(a) プログラムでカウントする



(b) カウンタを使ってカウント値を読み込む

ゲート数節約のために、まったく別の意味をもつI/O デバイスのアドレスを共有して、出力ポートと入力ポートを同一アドレスにすることもあります。

同じアドレスでありながら、出力は装置Aのコントロールの機能を、入力では装置Bのステータスを 読み込むという使い方も可能です。

また HC273 の Q_1 ~ Q_8 の出力を HC245 の B_1 ~ B_8 に接続すると、出力で HC273 に書き込んだデータを HC245 から読み込むことが可能になります。これで ワーク・エリアにいちいちデータを保存しなくても、出力したデータを読み込むことができます。

1/0 コントローラとは何か

● ラッチやバッファ以外の I/O デバイス

いままでは非常に簡単なラッチやバッファによる I/O 回路について説明しました。しかし実際にマイコンをコントローラとして使う場合は、接続する外部装置の形態や扱うデータの形式によって、それぞれ特化した I/O デバイスがあると便利です。

例えばマイコンに時計機能を実現させるために、いままで説明してきたバッファでこれを作るとすると、1秒周期のクロックをバッファから読み込んで、プログラムでカウントしなければなりません [図 14(a)].

もう少し頭をひねり汎用ロジック IC のカウンタを使い,そのカウント・データをバッファを介して読み込めば,プログラムでクロックをカウントする必要はありません [図 14(b)].

図をみると最低バッファとカウンタが必要で、カウンタの値をクリアしたいなどの機能を入れるとさらに回路は複雑になります。これらクロックのカウント機能を一つのチップに詰め込んだ LSI があると非常に便利です。このクロックのカウントに特化した LSI が CTC と呼ばれる LSI なのです。

〈表 2〉 Z80 ファミリの種類

PIO(パラレル出力コントローラ)

パラレルで外部装置とやりとりをする基本的な I/O. A-D コンバータの制御や EPROM ライタの制御によく使われる

SIO(シリアル入出力コントローラ)

シリアルで外部装置とやりとりをする I/O. RS-232-C のコントローラとして使われる。

CTC(カウンタ・タイマ・コントローラ)

時間やクロックを数えるカウンタ、数を数えるものに使われる。

DMA(ダイレクト・メモリ・アクセス・コントローラ)

メモリや I/O 間で CPU を介さずに直接データの転送を行うためのコントローラ。

最近の Z80 システムでは使われなくなってきた.

● マイコンで汎用的に使われるコントローラ

このカウンタ・タイマ用のコントローラである CTC (カウンタ・タイマ・コントローラ)以外にも、ラッチやバッファの機能を一つで実現でき、プログラムによって出力や入力を設定できる PIO(パラレル I/O),また RS-232-C などのシリアル通信用には SIO(シリアル I/O) があります。

これらCTC、PIO、SIOはマイコン・システムにおいては汎用的に使われる機能で、非常にたくさんの種類のLSIがあり、それぞれに細かい機能の違いや特徴があります。


よって機能や使用する CPU との接続のしやすさなどから選択します。ここでは CPU として Z80 を取り上げているので、Z80 に接続しやすいコントローラということになります。

Z80ファミリ LSIの接続

● Z80 ファミリ LSI とは

Z80 の特徴の一つに、Z80 用周辺コントローラ LSI

<図 15> Z80 と Z80 ファミリの接続



の充実があります。これには Z80PIO(パラレル I/O), Z80CTC(カウンタ・タイマ), Z80SIO(シリアル I/O) があります(表 2)。これらはさすが Z80 ファミリを名乗っているだけあって、Z80CPU と非常に簡単に接続することができます。


また後述するモード2割り込みを使うための仕掛けが、これらファミリLSIには内蔵されているので、複雑で強力なZ80のモード2割り込みシステムを、周辺LSIを接続するだけで実現できます。

● Z80 ファミリと Z80CPU の接続

、Z80 周辺 LSI は、基本的には Z80CPU 専用に作られている周辺コントロール LSI 群です。当然 CPU とも簡単に接続できるように考えられています。

図15 に Z80 ファミリを接続するときの概念図を示します。Z80 ファミリは CPU と同期を取るために

〈図 16〉 Z80PIO のリセットのかけ方



CPU と同じシステム・クロックを必要とします。また IORQ, RD, MI, INT の各制御線を接続します。

ラッチやバッファの例では、 \overline{IORQ} と \overline{RD} を \overline{AND} した \overline{IORD} などの信号を使いましたが、 $\overline{Z80}$ 周辺 LSI では、直接 \overline{IORQ} を接続する端子があるので、必ず $\overline{I/O}$ 空間に対するアクセスで選択されるようになっています。

● WR 端子は接続しない

Z80 周辺 LSI は WR 端子をもっていません。これでは書き込みができないように思えます。

しかしタイミングをよく考えてみれば、RDとWRが同時にアクティブになることはあり得ません。そこで、IORQがアクティブになったとき、RDがLレベルなら読み込み、Hレベルなら書き込みであると判断しているのです。

このように Z80 ファミリは、ピン数の都合から内部で \overline{WR} を作っているので、 \overline{WR} 信号を接続しなくても大丈夫なのです。ただし例外的に Z80DMA には \overline{WR} 端子があります。

● M1 の重要性

 $\overline{M1}$ も Z80 周辺 LSI にとって非常に重要な線です。 Z80 周辺 LSI は常時データ・バスを監視して、CPU が 割り込み処理からメイン・ルーチンに戻るときの RETI 命令を実行するかどうかをチェックしているからです。

また CPU が割り込みベクタを読み込むときに、 $\overline{M1}$ と \overline{IORQ} をアクティブにします。周辺 LSI はこ

の信号が両方Lレベルになったとき割り込みベクタ を出力します。割り込みに関する詳しい解説は第6章 を参照してください。

● Z80PIOのリセット

また PIO だけは 40 ピンのパッケージに収めるために、 $\overline{\text{RESET}}$ 信号の入力端子を省略し、 $\overline{\text{M1}}$ ピンを $\overline{\text{RESET}}$ 信号と兼ねています。

Z80PIO は内部にパワー ON リセット回路を内蔵していますが、外部より強制リセットするときは、 $\overline{\text{IORQ}}$ と $\overline{\text{RD}}$ を $\overline{\text{H}}$ レベルにして $\overline{\text{MI}}$ 信号を 2 クロック・サイクル以上 $\overline{\text{L}}$ レベルにします。 $\overline{\text{MI}}$ はオペコード・フェッチ時に $\overline{\text{L}}$ レベルになる端子で、第 1 章で説明したようにオペコード・フェッチ・サイクルは 4 クロックで、このうち $\overline{\text{MI}}$ が出力されるのが 2 クロック以内です。

つまり2クロック以上Lレベルが続いたときは、 オペコード・フェッチ・サイクルではないと判断できる わけです。

よって Z80PIO の $\overline{M1}$ 入力へは, \overline{CPU} からの $\overline{M1}$ とリセット回路からのリセット信号の負論理 \overline{OR} をとった信号を入力します (図 16).

● アドレス・デコードの処理

残る信号線はアドレス・バスの処理です。Z80周辺 LSIにはチップ・セレクト制御としてCE端子があります。またLSI内部にコマンド用やステータス用など複数のポートやレジスタがあります。これらの選択 のために、 B/\overline{A} 、または C/\overline{D} などのアドレス線があります。

ここでは例として Z80PIO の接続についてみてみます

I/Oアドレスのデコードにはいままでの例と同様 HC138 などを使います。しかしどのアドレス線でデ コードするかはちょっと考えなくてはなりません。

Z80PIO は8ビットのパラレル・ポートを2チャネルもっています。このポートの選択のためにB/Aというチャネル選択ビットがあります。またそのポートを入力にするか出力にするかなどのコントロール用のレジスタ・ポートと、実際にデータを入出力するためのデータ・ポートを選択するC/Dがあります。

つまり Z80PIO は一つのLSIで四つのアドレスを必要とするコントローラなのです。プログラムで制御する場合はこれら四つのアドレスが、チャネルAのデータ・アドレス、チャネルBのデータ・アドレス、チャネルBのコントロール・アドレスと順番に並んでいたほうがわかりやすいでしょう。

このようにアドレスをマッピングするためのデコード回路を図 17 に示します。この四つのアドレスを順番に並べるためには、 C/\overline{D} に A_0 を、 \overline{A}/B に A_1 を接続すれば OK です。そして \overline{CE} に HC138 のセレクト信号を接続します。この HC138 に入力するアドレス線と、出力 $\overline{Y_0} \sim \overline{Y_7}$ のどれを \overline{CE} につなぐかによって、


I/O アクセス時にウェイトを入れる回路

マイコンではI/Oデバイスのアクセス速度はメモリのそれと比較して遅いのが一般的です。システムの動作クロックを決めるとき、遅いデバイスに合わせるのというやり方もありますが、これでは命令の処理速度まで遅くなってしまいます。


そこで、遅い I/O アクセスのときだけ CPU に「ちょっと待った!」をかけられる回路があると便利です。これがウェイト回路です。

また特定の I/O だけにウェイトをかけたいときは、ウェイトをかけたいアドレスをアクセスしたときに L レベルになる信号、つまり I/O アドレス・デコーダの出力信号を入力すれば、そのアドレスのアクセス時にだけウェイトを挿入できます図 A(b).

またさらに \overline{WR} 信号も入力すれば、書き込みのときだけウェイトを入れるなどの処理も可能です。



〈図 17〉 Z80PIO を例にした Z80 と Z80 ファミリの接続回路



〈図 18〉8255A を例にした Z80 と 80 系周辺 LSI の接続回路 Z80CPU 8255A Do 14 データ・バス PA 32 31 术 30 29 40 28 39 A 27 38 Dy 37 PA A 31 8 18 A₁ PB HC138 19 Yo 15 20 A ポ p14 21 A Y₂ 513 A 12 B ほかのI/O Y4 011 24 デバイスの 4 d GZA Y₅ 010 6 cs 25 セレクトへ PB Y6 9 PC IORQ ·RD = IORD RD p21 16 5 CRD ポ IORQ **HC32** IORQ · WR = IOWR 36 WR WR 10 RESET 35 RESET 80系周辺LSI HC04 のリセットは 正論理 RESET

図の例では A5~A7も HC138 に入力しているので、 Z80PIOのアドレスは 20h, 21h, 22h, 23hの四つと なり、8ビットをフル・デコードしていることになり ます

80 系周辺 LSI の接続

● 8255A や 8251A をつなぐ

Z80マイコンは8080Aの改良版として登場しまし たが、Z80 周辺 LSI は当時としては斬新で使い方が難 しかったため、従来からの80系周辺LSIが依然とし て使われました。


いまだに PPI(8255A), USART(8251A)は, Z80 マイコン・システムでもお馴染みの周辺 LSI です。ち なみに、PPIや USART はパソコンでもよく使われ ています。

80 系周辺 LSI に対するアクセスは、メモリと同じ ようにRD, WR, CS信号で行います。また内部を クリアする RESET 信号は Z80 ファミリと極性が反 対で、Hレベルでアクティブです。

● Z80 と 80 系周辺 LSI の接続

80 系周辺 LSI として 8255A をとりあげ、図 18 に Z80 との接続例を示します。8255A にも Z80PIO と同 様ポート選択やモード設定のためにアドレスがいくつ かあります。そこでアドレス·バスの Ao, Aiを接続し

Z80PIO の割り振られるアドレスが決まります。 (図 19) Z80 と 8255A を接続したときのアクセス・タイミング



ます。

80 系周辺 LSI と Z80 周辺 LSI との一番の違いは, IORQ 信号の入力ピンがないことです。このため、 RD, WR 両方に、もしくは CS のどちらかに必ず IORQ を接続しなければなりません.

乙80 七不思議 1/○編

■: I/O空間のアドレスを16ビットにしなかっ たのはなぜ?

A:8080では、I/O空間は256バイトなので、 それに合わせてこの大きさになったと思われます。 たしかに正式にサポートしている I/O 空間は 256 バイトしかありませんが、Z80CPUではI/O命令 を大幅に拡張し、間接 I/O アドレッシングや、I/O に対するブロック転送命令もサポートするようにな りました。直接アドレッシングでは8ビットの I/O アドレスしか指定できませんが, 拡張された命令の 中には間接的に上位8ビットの部分を指定すること ができるものがあり、その命令を使うことにより 16 ビット,64K バイトの I/O 空間を使用すること もできます。

もっとも Z80 の開発の時点では、256 バイト以上 のI/Oを必要とするアプリケーションがほとんどな

かった、というのが真実のような気がしますが

:I/O命令時に自動的に1ウェイト入るのはな #?

A: Z80周辺デバイスは、そのI/Oサイクル、 RETI サイクル、割り込み応答サイクルを検出する 必要があり、そのため CPU からの制御線をクロッ ク・エッジでサンプルし、次のサイクル以降で動作 をするようになっています。

Z80CPUでは、ご存じのように IORO や RD. WR は T2の立ち上がりで変化しますので、通常の メモリ・サイクルと同じタイミングだとウェイトを 入れないと苦しかったから、という理由からではな いかと思います。また、Z80CPUが開発された当時 の周辺デバイスのスピードがそんなに速くなかった こともあるでしょう.

〈信垣育司〉

〈表 3〉 Z80 に 8255A を接続したときのアクセス・タイミングの計算

CPU クロック	Z80CPUのRD パルス幅(t _{RR})	8255A の必要とする パルス幅(t _{RR})	Z80CPUのWR パルス幅(tww)	8255A の必要とする バルス幅(tww)		
6MHz	251	100 (57411- 45)	256			
8MHz	188	- 160 (5MHz 版)	193	120		
10MHz	150	150/100411-85	155	(5 M/10 MHz版)		
12MHz	125	- 150(10MHz版)	120			

単位: ns

注) $t_{RR}' = t_{CK} \times 1.5 - t_{DCR}(\overline{RD}) + t_{DCF}(\overline{RD})$ $t_{WW}' = t_{CK} \times 1.5 - t_{DCR}(\overline{WR}) + t_{DCF}(\overline{WR})$

HC138 14 CPU O FORO 何らかの I/Oデバ 12 HC138の Y. 011 IORQ & Y. 010 4 d GZA Y. 09 CS YoにIORQ信号が、 ORD 周辺LSIのCS信号のほうがRD信 いるのでRDやWR 号より遅れることがある IORQ -

WR

〈図 20〉 IORO をアドレス・デコーダに入れたとき

回路例では IORQ 信号を RD 信号と WR 信号で負 論理ANDした IORD と IOWR を、8255AのRDと WRに接続しています。通称インテル結線といいま す. また CS には HC138 によるデコード出力を接続 します。

はそのままつなぐ

IORQをアドレス・デコーダに入れた回路

● アクセス・タイミングの計算例

RD WR

Z80 周辺 LSI と Z80CPU の接続は、同じ Z80 ファ ミリですから動作周波数の同じバージョンを使えば基 本的には何も問題ありません。Z80CPUが8MHz版 であるなら、Z80PIO も8MHz版を使います。動作 クロックが異なるバージョン同士ではアクセスが追い つかず、問題があります。

アドレス・デコードも, HC138 などを普通に使う限 りではまず問題ありません。よほど複雑で変なデコー ドをしないかぎり、ゲートの遅れはあまり気にしなく てもだいじょうぶです。

ここでは Z80CPU と 8255A などの 80 系周辺 LSI とを接続した場合です。

I/Oポートからのデータ入力時は CS と RD 信号が、 データ出力時は CSと WR 信号がアクティブになり ます。ただしそのタイミングに注意します。

一番問題になるのは, 8255A の必要とする RD 信号 と、WR 信号のパルス幅です、Z80 と 8255A をつな

げたときの RD 信号と WR 信号のパルス幅との関係 をまとめると、図19と表3のようになります。表を みると、12 MHz の Z80 では10 MHz 動作の8255A の RD パルス幅を満足できないことがわかります。

ここでアドレス・デコードを図20のような同路に して、CSに IORQを入れた場合を考えてみます。 HC138のゲート遅れによって、RDやWRよりCS が遅れることが考えられます。このようなデコーダに よる回路がたまに見受けられますが、正確にはタイミ ングに問題があります。

CS でイネーブルをかけてからRDやWRで読み 書きするタイプの I/O デバイスでは、この点に注意 する必要があります。

ただし、デバイスの中にはμPD71055(NEC)のよ うに、CSよりRDが先に立ち下がっても動作を保証 しているものもあります。

●参考文献●

(1) 鈴木八十二, 村田浩義: CMOSマイコン Z80 を用いたシス テム設計, 日刊工業新聞社.

(トランジスタ技術1994年6月号に加筆、修正)



電源ONからマイコンを動作させるまでの回路

クロック&リセット周辺回路の設計

野口智樹

Z80 の電源とクロック回路

この章では Z80 を動作させるために必要な電源や クロック、そしてマイコンの動作のすべてのスタート であるリセット回路について説明します。

● Z80 の電源

表 1 に Z80 の電源特性を示します。CMOS 版では HALT 命令の実行とクロックを停止させることで、スタンパイ・モードと呼ばれる低消費電力モードを備えています。このときの消費電流は $10\,\mu\text{A}$ と非常に

(表 1) CMOS 版 Z80 の電源特性

記号	名	称	最小	最大	条件	単位	
V_{cc}	電源電圧		+4.50	+5.50		V	
V_{IL}	入力 "L"	電圧	-0.3	0.8	-	V	
V_{IH}	入力"H	"電圧	2.2	V_{cc}			
Vol	出力"L"	電圧 =		0.4	$I_{ol} = 2.0 \text{mA}$	V	
V_{OH1}	出力"H	"電圧	2.4		$I_{OH} = -1.6 \text{mA}$	V	
V_{OH2}	出力"H	"電压	Vcc -0.8		$I_{OH} = -250 \mu \mathrm{A}$	V	
		4MHz 動作		20		mA	
		6MHz 動作		30	$V_{cc} = 5V$	mA	
I_{cc1}	消費電流	8MHz 動作		40	$V_{HH} = V_{CC} - 0.2 V$	mA	
		10MHz 動作		50	$V_{IL} = 0.2 \text{V}$	mA	
		20MHz 動作		100		mA	
I_{CC2}	スタンバイ	時消費電流		10	CLK=0	μΑ	

小さく, 電池動作の場合などに非常に有利になります。


● 基本的なクロック発生回路

図1に Z80 のクロック入力波形を,表2 にクロック入力特性を示します。また図2 にいちばん基本的なクロック発生回路を示します。使用した水晶振動子の周波数でクロックが作られます。

表2をみると、クロックの H レベルと L レベルは同じ時間となっています。つまりデューティ比が 1:1のクロックが必要だということです。図 2(a)の回路では場合によってはデューティ比1:1の波形が得られないことがあるので、図(b)のように間にフリップフロップを入れて 1/2 に分周し、正確なデューティ比1:1のクロックを得るようにします。当然この場合は、水晶振動子の発振周波数を 2 倍にしないと、図(a)と同じクロック周波数が Z80 に供給されません。

図3に実用的な発振回路を示します。図(a)の回路

〈図 1〉 Z80 のクロック入力波形





〈表 2〉 CMOS 版 Z80 の クロック入力特性

記号	ज् ।	6MHz版		8MHz版		10MHz版		20MHz 版		116 /-4-
nc 9	A 877 W	最小	最大	最小	最大	最小	最大	最小	最大	単位
T_{cc}	クロック周期	162	DC	125	DC	100	DC	50	DC	ns
twch	クロック "H" パルス幅	65	DC	55	DC	40	DC	20	DC	ns
twci	クロック "L" パルス幅	65	DC	55	DC	40	DC	20	DC	ns
tsc	クロック立ち下がり時間		20		10		10	+	10	ns
_ trc	クロック立ち上がり時間		20		10		10		10	ns

125	可日	CMOS 版	Z80 共通	116 7%
IL 7	*R 🖽	最小	最大	単位
CCLOCK	クロック入力端子静電容量	-	10	pF
$V_{IL}C$	クロック入力 "L" 電圧	-0.3	0.45	V
VIHC	クロック入力"H"電圧	$V_{ee} = 0.6$	$V_{ee} + 0.3$	V

〈図 2〉基本的なクロック発生回路





をみると出力にプルアップ抵抗がついています。これは表2をみるとわかるように、クロック入力のHレベルの電圧が $V_{cc}-0.6$ V であるためです。しかしこうするとクロックの立ち上がり、立ち下がり時間などに影響が出るため、本当は好ましくありません。

CMOS のインバータではプルアップの必要はありません。

● 部品や実装上の注意点

回路中のコンデンサには温度特性のよいマイカ・コンデンサやフィルム・コンデンサを使います。容量は 10 p~20 pF 程度ですが、クロック周波数が高い場合は小さめの容量がよいようです。

マイコンはディジタル回路ですが、このクロック発生回路はアナログ動作といってよいので、プリント基板化のときなどはパターン配置などに注意が必要です。


パターンは小さめにして可能な限りインバータのすぐ隣に、また水晶振動子の付近はベタ・アースで他の信号などのパターンを引き回さないようにします(図4).


また発振回路に使用するインバータの数は2個程度なので、汎用ロジックICを使うと必ずゲートが余ります。このゲートも何かに使いたくなるでしょうが、できれば何にも使用せずに入力をグラウンドに落としたほうがよいでしょう。余ったゲートを使った場合、そのゲートのスイッチング動作が、発振周波数の精度に影響を与えます。

水晶振動子は熱に弱いので部品取り付けの順番に注 意します。


またこの回路で発生できるクロック周波数は、最高十数 MHz 程度と考えてください。20 MHz以上のクロック周波数が必要な場合は、専用のクロック・ジェネレータを使うのが賢明です。

〈図3〉実用的な水晶発振回路





〈図 4〉実装上の注意点



● 専用クロック・ジェネレータを使った回路

最近では水晶発振子と分周器を内蔵した専用のクロック・ジェネレータ IC が多数発売されています。図 2 で使用した水晶発振子とインバータによる発振回路より信頼性があり、クロックの精度も非常に高いのが特徴です。

クロック・ジェネレータには EXO3 シリーズ(キンセキ)がよく使われます。これは指定クロックの発振のほかに、これを分周したクロックも出力できます。図5にピン配置と分周比の設定を示します。また表3に EXO3 が対応している周波数の一覧を示します。


● クロック周波数の選び方

クロック回路の設計についてはわかりましたが、で は具体的にクロック周波数はどう選択すればよいので しょう.

当然, 使用する Z80 の最高クロックより高速なクロックは使用できません。4 MHz 版の Z80 なら最高 4 MHz です。

この最高周波数を越えなければ、基本的にどんな周波数でもかまいません。4 MHz 版だからといって必ず 4 MHz のクロックで使わなければならない規則はどこにもありません。また CMOS 版であれば最低クロックは DC, つまり完全にクロックを停止すること

〈図 5〉 EX03 のピン配置と分周比



(a) ピン配置

_					
	入	力		出	カ
i	態 打	尺	ST	F(原振	D
C	C B A		31	周波数)	(分周波)
X	X	X	L	L	L
L	L	L	Н	fo	fo/2
L	L	Н	Н	fo	$f_0/2^2$
L	Н	L	Н	fo	$f_o/2^3$
L	Н	Н	Н	fo	fo/24
H	L	L	Н	fo	fo/25
H	L	Н	Н	fo	fo/26
Н	H H L		Н	fo	fo/27
H	Н	Н	H	fo	$f_o/2^8$

H:ハイ・レベル、 L:ロー・レベル、 X:Don't care (b) 分周比

も可能です。

NMOS版では、CPUの内部動作が人間が自転車に乗って走っている状態のような、ダイナミック動作で動いているため、常にクロックを入力しないと動作できません。つまり最低クロック周波数というのが決まっているので、これより遅い周波数は選択できません。

NOP命令1個2個でクロック時間を計算する必要があるなら、4MHzや10MHzといった切りのよい周波数のほうが実行時間を計算しやすいでしょう。

また、この CPU のクロックを SIO の通信用の送受信クロックにも使うような設計も多くみられます。この場合はその通信用のクロックを分周して作り出すのに都合のよい周波数を選択すべきです。

表 4 に通信用クロックの分周に最適なマスタ・クロック周波数を示します。 $6\,\mathrm{MHz}$ 付近では $6.144\,\mathrm{MHz}$ と、 $6\,\mathrm{MHz}$ を少し越えていますが、これはもともと $6.144\,\mathrm{MHz}$ での使用を意識していて、 $6\,\mathrm{MHz}$ 版の

〈表 4〉 通信用クロックの分周に最適なクロック周波数の例

CPUクロック	システム・クロック
5MHz 付近	4.915MHz
6MHz 付近	6.144MHz
8MHz 付近	7.987MHz
10MHz 付近	9.83MHz
16MHz 付近	15.974MHz
20MHz 付近	19.66MHz

Z80 は最高動作クロックが 6.17 MHz になっているので大丈夫です。

Z80 のリセット回路

● 基本的なリセット回路

図6に Z80 のリセット・クロック入力波形のようすと、表5 にリセット・サイクルを示します。これをみるとわかるように、Z80 は入力されるクロックで3クロック分の間、リセット端子をLレベルにしなければなりません。

図7に抵抗とコンデンサによるもっとも基本的な リセット回路と、各部の波形の変化のようすを示しま す

リセット時間は $C \ge R$ による時定数で決まります。 この回路では、

リセット時間=10×10³×10×10⁻⁶×0.66 =0.066 [s]

となります。


この時間が Z80CPU をリセットするために必要な、3 クロック分の時間かどうかはもはや計算する必要もありませんね。 1 MHz 動作の Z80 でも十分すぎるほどの時間です。

また間にシュミット・トリガ入力のインバータが2

〈表 3〉 EX03 の周波数

原発振	分 周 出 力											
1/20	1/2	1/22	1/23	1/24	1/25	1/26	1/27	1/28				
	M	Hz				kHz	1					
12	6	3	1.5	750	375	187.5	93.75	46.875				
12.288	6.144	3.072	1.536	768	384	192	96	48				
12.8	6.4	3.2	1.6	800	400	200	100	50				
14.31818	7.15909	3.579545	1.789772	894.88	447.44	223.72	111.86	55.930				
14.7456	7.3728	3.6864	1.8432	921.6	460.8	230.4	115.2	57.6				
15.9744	7.9872	3.9936	1.9968	998.4	499.2	249.6	124.8	62.4				
16	8	4	2	1000	500	250	125	62.5				
16.384	8.192	4.096	2.048	1024	512	256	128	64				
17.73447	8.867238	4.433619	2.216809	1108.40	544.20	277.10	138.55	69.275				
18.432	9.216	4.608	2.304	1152	576	288	144	72				
19.6608	9.8304	4.9152	2.4576	1228.8	614.4	307.2	153.6	76.8				
20	10	5	2.5	1250	625	312.5	156.25	78.125				
24	12	6	3	1500	750	375	187.5	93.75				

〈図 6〉 Z80 のリセット・サイクルのタイミング



〈表 5〉 Z80 のリセット・サイクル(単位 ns)

番号	記号	т	6 MHz版		8 MHz 版		10 MHz 版		20 MHz 版	
			最小	最大	最小	最大	最小	最大	最小	最大
6	t _{dCr(A)}	クロック立ち上がりからの有効アドレス出力遅延		90		80		65		57
19	t _{dCr(MIf)}	クロック立ち上がりから MI="L"になるまでの遅延		80		70		65		45
42	tacr(DZ)	クロック立ち上がりからデータ・バス・フロート状態までの遅延		80		70		65		40
44.	t _{dCr(AZ)}	クロック立ち上がりからアドレス・バス・フロート状態までの遅延		80		70		75		40
46	T _{SRESET(Cr)}	クロック立ち上がりに対する RESET セットアップ時間	60		45		40		15	
47	Threset (Cr)	クロック立ち上がりから RESET ホールド時間	10		10		10		10	

段入っているのは、Z80のリセット入力端子にヒステリシス特性がないためです。図のような徐々に電圧が上昇する信号を直接リセット端子には入力できません。また場合によっては正論理でリセットをかける周辺LSIを使うかもしれません。このときは図のように1段目と2段目の間からリセット信号を引くとよいでしょう。

● リセット時間の注意点

Z80 は確かに 3 クロック分の時間でリセットをかけられますが、この Z80 のクロックに、専用のクロック・ジェネレータ IC を使う場合は注意が必要です。

クロック・ジェネレータの中には、電源投入後数百msものクロック発振準備時間を必要とするものもあります。これらの準備時間も考えて、リセット時間を決めなければなりません。


● CR によるリセット回路の問題点

この CR によるリセット回路は基本的で簡単な回路なので多用されていますが,実は問題点もあります.

例えば、このリセット回路を搭載した CPU カードで、何らかの外部機器をコントロールするとします。電源投入の順序を外部機器から先に入れた場合、インターフェース部分のドライバに使用した IC の内部構造によっては、図8のように電流が CPU 側にも流れ、リセット用のコンデンサが充電されてしまいます。

このようにコンデンサが充電されたまま CPU 側の

〈図 7〉 CR によるリセット回路




電源を入れると、すでにコンデンサには電荷がたまっているわけですから、時定数の時間よりはるかに短い時間で充電が完了してしまい、Lレベルの時間が短くなってしまいます。これでは CPU を正常にリセットできなくなってしまいます。


また電源電圧の立ち上がりがゆっくりな場合も正常 にリセットできません。

さらに電源装置に出力電圧の不安定なものを使って


〈図 8〉 抵抗とコンデンサによる リセット回路の不都合の例



〈図 9〉 PST572 を使った リセット回路



- ・ほかにPST518/520/523/524などもある
- · PST573は正論理RESET出力タイプ
- ・PST572/573ともに小型面実装パッケージ (MMP3P) もある



いる場合, CMOS の Z80 の場合 4.5 V が最低動作電 圧ですから、たとえ瞬間的にでもこの電圧を下回った ら CPU の内部動作は保証できませんから、リセット をかけなければなりません。

しかし CR による回路では、すでに説明したように

波形整形のためにシュミット・トリガ入力のインバー タを使います。

このヒステリシス特性のために、一度 Hレベルに なった信号は約1V程度まで電圧が下がらないとL レベルになってくれません.

● 専用リセット IC を使う

これらを考慮して、最近では電源監視やリセット用 の IC を、Z80 のリセット制御に使うようになってき ました.

よく使われるリセット IC として PST572 シリーズ (ミツミ)などがあります。パッケージは小信号トラン ジスタなどと同じ TO92 パッケージです。使用回路例 を図9に示します。電源とグラウンドとリセット出 力の3端子構成で、使いやすいICです。

また TA8030S(東芝)を使った回路例を図10に示 します。このICは装置全体にリセットをかける目的 の電圧監視回路と、電圧が低下してきたことをチェッ

クする電圧監視回路をもっています。またウォッチド グ・タイマも内蔵しています。


この二つの電圧検出を応用するとリセット制御のほ かに、電源を OFF する瞬間に CPU に割り込みをか け、レジスタなどの退避や保存をすることができます。

またリセット時間は外付けの CR で決められます。

MAX690 シリーズ(マキシム)も高機能な IC です。 リセット制御,ウォッチドグ・タイマ,そしてバッテ リ・バックアップの制御機能をもっている点が特徴的 です。図11に回路例を示します。


ほかに図12にTL7705(テキサス・インスツルメン ツ)というリセットICのピン配置やブロック図を、最


〈図 11〉 MAX690 を使ったリセット回路




- リセットのタイム・ディレイ: 200ms (外付けC, Rによる調整が不要)
 WDT(ウォッチドグ・タイマ):
- ・パワーフェイル・コンパレータ
- (PFI/PFO)
- ・8ピンDIPまたはSOP ・電源電圧1V RESET 保証
- バックアップ・バッテリは、Vccに正常な電圧が印加されている間はRESET をトリガすることなく交換可能

〈図 12〉 TL7705 を使ったリセット回路







後に M51953 (三菱電機)のピン配置やブロック図を図 13 にします。

● Z80 のリセットとは

ここまで Z80 のリセットは、3 クロック分の時間リセット入力端子を L レベルにすると説明してきましたが、もっと正確にいうと、「リセット入力端子を L レベルにして、クロック入力端子に 3 クロック以上クロックを入れるとリセットがかけられる」といい直しましょう。

つまりクロックが正常に入力されていない状態では,いくら数百 ms,いや1 秒以上リセット入力端子を L レベルにしたところで,Z80 はまったくリセットされないことに注意してください.

● プログラマブル・リセットとは

メモリのパリティ・エラーなど、システムで何らかのエラーが検出された場合、その後の処理をどうするかは、システム・デザイン的な問題なので、その機器の用途や動作環境、要求される信頼性などから検討する必要があります。そのあたりの解説は、他のマイコン・システム設計などの書籍を参考にしてください。

ここでは、エラーを検出した後の処理や、リセット・スタートと同様にもう一度初めからシステムを動作させたい場合など、ソフトウェアから自分自身をリセットしたいときの方法について説明します。

リセットをソフトウェア的な面だけからみると、割り込みモードが0および割り込み受け付け禁止状態で、

JP 0000H や, RST 00H など, アドレス 0000h 番地 から実行を開始することと同じです。

しかしハードウェア的に RESET 信号は、すべての順序回路(出力値が現在の入力だけでは決まらず、直前までの出力値と現在の入力の値によって出力が決まる回路)を初期状態に戻すための、非常に重要な信号です。 CPU およびその周辺回路は出力レジスタなどに代表されるように、フリップフロップが多用されています。これらの出力を初期状態に戻すための信号として、RESET 信号が使われるわけです。

よって、RESET 信号によって出力レジスタなどが ハードウェア的に初期化される回路が使われているシ ステムの場合,たんに0000h番地から実行を再開して も,リセット・スタートと同様な動作とはなりません。

● プログラマブル・リセット回路の例

図 **14** に、ソフトウェア的にリセットを発生する回路を示します。

単純に出力ポートをリセット端子に接続して、Lレベルを出力すればよいかというとそうではありません。まず、本来の電源 ON からの動作でも正常に初期化されなければなりませんし、また正常なリセット入力は、システム・クロックで3クロック以上の間、Lレベルを RESET 端子に入力し続ける必要があります。

図14の回路では、この3クロック以上の時間のカウントにカウンタICを使っています。また周辺ICによっては3クロックよりさらに長いリセット時間が必要な物があります。このようなICを使っているときは、カウント値を多くすればリセット期間が長くなります。

図ではプログラマブル・リセットのトリガとして HALT 信号を使っています。よってリセットをかけ るには HALT 命令を実行すればよいわけです。

リセット IC によるリセット出力をハードウェア・リセット,図14のカウンタ出力によるリセット出力をソフトウェア・リセットと呼びます。CPU やプログラム的にもリセットをかけたいデバイスのリセット入力には、この二つのリセット信号をOR した信号を入力し、両方でリセットがかかるようにします。

ポート出力によってリセットをかけたい場合は、 HALT の替わりにそのポートの任意のビットを接続 します。ただし、その出力ポートはハードウェア・リ セット時に H レベルで初期化される必要があります。 さもないと、ハードウェア・リセットとソフトウェ ア・リセットの両方がかかりっぱなしという状態にな りかねません。

〈図 15〉その他の信号線の処理




図 14 の回路では HALT 命令実行後, HALT 端子 が L レベルになって 128 クロック目から RESET 出力が L レベルになり、128 クロックの間リセットをかけます。

● その他の端子

メモリや I/O, クロック回路やリセット回路を説明してきましたが、Z80CPU には、まだ説明していないピンがいくつかあります。

使っていない出力端子, 例えば BUSAK 端子や RFSH 端子などは, そのまま開放でかまいません.

必ず処理しなければならないのは入力端子です。

まず BUSREQ 端子です。この端子は DMA などを接続するときに使用する端子です。メモリや I/O 制御するのは本来 CPU だけのはずです。しかし場合によっては CPU 以外のコントローラがバスを制御するというシステムもあり得ます。

BUSREQ 端子は CPU 以外にバスを制御したいデバイスがあるときに Lレベルを入力し、CPU にバスの制御権を明け渡してもらうための要求信号線です。CPU 以外のデバイスがバスを制御することがない場合は電源に接続してかまいませんが、一般的にはプルアップ抵抗をつけて H レベルにしておきます。

WAIT 端子は第4章のコラムで少し触れたように、アクセス速度が遅いデバイスが CPU に待ったをかけるための信号線です。これも普通はプルアップしておきます。

 $\overline{\text{INT}}$ \geq $\overline{\text{NMI}}$ は,次の割り込みの章で徹底的に解説します.これらの端子も一般的にはプルアップしておきます.

以上をまとめて、もっとも一般的な各信号端子の処理回路例を図15に示します。

(トランジスタ技術 1994年6月号に加筆、修正)

割り込みの受け付けから割り込み処理の開始まで

Z80の割り込みシステムの動作

末木 豊/野口智樹

割り込み処理とは何か

● 割り込みとは

人間の日常生活でも、何かをしているときに急に別の何かをしなければならず、そちらの処理をしてからもとに戻ることがあります。例えば、仕事をしているときに電話がかかると、話が終わったらまた仕事に戻ります。これが割り込みです。

ではマイコンにおける割り込みとは何なのでしょう。 この章では割り込み処理の考え方と, Z80 の割り込み 動作について解説します。


● マイコンにおける割り込み処理

まず図1(a)に外部からデータを読み込むいちばん

基本的なプログラムの例を示します。これはI/Oポート STATUS のデータが L レベルになったら、I/Oポート DATA からデータを読み込み、処理をしてから、ふたたび同じ動作を繰り返すものです。このように、準備ができているかどうか状態を調べて、その状態が変化したときに対応する処理を実行するやりかたをポーリングと呼びます。


しかしもしここで、STATUS が長い間 L レベルにならなかったら、CPU はその間じゅうループしていることになります。これではせっかくの CPU の処理能力をむだにしていることになります。

いまここで処理すべき事柄が、このデータの読み込みしかないのであればこれでも問題はありませんが、 他にも処理すべき事柄があるときは、図1(b)のよう



ポーリングと割り込み

〈図 1〉



にするとどうでしょう.

これはステータス信号の立ち下がりをきっかけにして CPU に信号を送り、その瞬間だけデータの読み込み処理をしてもらいます。処理が終わったらもとの処理に戻します。これが、割り込み処理の一例です。

● ポーリングでは難しい処理

次に図2をみてください。これは処理®~©を繰り返し実行しながら、非常停止するというマイコン・システムの例です。

非常停止スイッチはポーリングで読み取ることもできますが、チェックする箇所が1箇所だけだと、処理

②~②が終わらないと非常停止スイッチのチェック処理が実行されませんし、それぞれの処理の始まりでチェックするようにすると、図2(b)のようにメイン・ルーチンの各所でスイッチの状態をチェックしなければなりません。

これではプログラムが大変ですし、さらに厳密にいえば、各処理ルーチンの実行中にスイッチが押された場合、その処理が終わらないとチェック・ルーチンが実行されません。これでは非常停止スイッチの意味がありません。

そこで、図2(c)のように非常停止スイッチを割り 込みにすると、処理®~©のどこを実行中でも、非常 停止スイッチが押された瞬間に非常停止処理を実行す ることができるシステムを構築できます。

割り込み処理は、電源の異常やシステムの異常など の緊急な事態に対処する場合や、低速な入出力機器と のデータ転送を、待ち時間なしに効率よく行う場合、 またいつ発生するかわからない事柄を, 別の処理をし ながら待つときなどに使います.

このように割り込みとは、CPUのもつ処理能力を むだなく使用することのできる、マイコン・システム における重要な概念です。

● 割り込み処理のプログラム


すでに説明したように割り込み処理は、それまでの 実行中のプログラムの流れを突然変え、用が済んだら ふたたび何事もなかったかのように戻らなければなり ません。

このため CPU のレジスタやメモリを不用意に破壊しないように考慮して、プログラムを組まなければなりません。


図 3(a)を見てください。割り込みがないときは,I/O ポート DATA0 に $12h \rightarrow 34h$ とデータが出力されるはずが,割り込みの発生するタイミグによっては, $12h \rightarrow 56h$ とデータが出力されてしまいます。これはA レジスタに 34h を代入したとたん割り込みルーチンにジャンプし,さらに割り込みルーチンで A レジスタを使っているためです。

このようなことのないよう、割り込みルーチンでは 使用するレジスタやフラグはすべて待避して、割り込 み処理終了後に復帰してから戻るようにします[図3 (c)].


このように基本的には割り込み処理の先頭ですべて のレジスタをスタックに退避し、処理が終わったら退 避していたレジスタを戻して実行途中だったプログラ ムに戻ります。







<図 5> Z80 の NMI 割り込み認識サイクルの タイミング




● 割り込まれては困るプログラム

また図4のように、割り込み処理によって出力するデータの順番が狂ってしまうこともあります。本来ならば図4(a)のように、I/O ポート DATA0 には、 $12h \rightarrow 34h$ とデータを出力したいところが、図4(b)のように途中で割り込みが発生すると、 $12h \rightarrow 56h \rightarrow 34h$ と出力してしまうことがあります。

この場合は図4(c)のように、途中で割り込みルーチンにジャンプしないように割り込み受け付けを禁示して対処します。これにより、 $12h \rightarrow 34h$ を出力する間に割り込みが発生し、別なデータを出力されることがなくなります。

また割り込みを発生する周辺 LSI の初期化プログラムも、割り込み受け付け禁止状態で実行しないと、意味のない割り込みが発生することがあります。

〈図 6〉 Z80 INT 割り込み認識サイクルのタイミング



このように、一度何かをしだしたら、あるところまでは途中で割り込み処理などにジャンプしないで、一気に続けてほしい処理というものがあります。

このような場合はその処理に入る前に割り込み受け付けを禁止し、できるだけ短い時間で処理をすませて 割り込み受け付けを許可します。

この "できるだけ割り込み受け付け禁止状態を短くする" というのがポイントで,不必要に長い時間,割り込み受け付けを禁止したままでは,割り込みが発生しても処理できなくなります.

780の割り込み制御

● Z80 の割り込みの種類と使い分け

Z80CPUには NMI (Non Maskable Interrupt)と呼ばれる割り込みと、INT (Maskable Interrupt)と呼ばれる割り込みがあります。40 ピンの DIP パッケージでは、それぞれ 17 番ピンと 16 番ピンに入力端子があります。

NMI はプログラムでマスク(割り込みの受け付けを禁止する)できないため、このような名前になっています。

 $\overline{\text{NMI}}$ 割り込みは $\overline{\text{INT}}$ 割り込みよりも優先順位が高く, $\overline{\text{INT}}$ 割り込み処理中でも受け付けられるので,一般には電源の異常に対応する処理などのような,もっとも優先順位の高い処理として使用されます。ただし $\overline{\text{BUSREQ}}$ 端子がアクティブになっている場合には, $\overline{\text{NMI}}$ は受け付けられません.

INT はプログラムで、割り込み処理の受け付けを禁止したり許可したりすることが可能です。 INT 割り込みは、当然のことながらこれより優先順位の高いNMI 割り込みの処理中や、BUSREQ 端子がアクテ

番号	記号	項目	6MHz版		8MHz版		10MHz版		20MHz版	
111 3	HG 3	Я		最大	最小	最大	最小	最大	最小	最大
6	t _{dCr(A)}	クロック立ち上がりからの有効アドレス出力遅延		90		80		65		57
8	tacs(MREQI)	クロック立ち下がりからの MREQ="L"になるまでの遅延		70		60		55		40
9	tdCr(MREQr)	クロック立ち上がりからの MREQ="H"になるまでの遅延		70		60		55		40
10	twmREQh	MREQ="H"のパルス幅	65		45		30		10	
11	twmrequ	MREQ="L"のパルス幅	132		100		75		25	
12	tacs(MREQT)	クロック立ち下がりから MREQ="H"になるまでの遅延		70		60		55		40
13	tacs (RDI)	クロック立ち下がりから RD="L"になるまでの遅延		80		70		65		40
15	t _{sD(Cr)}	クロック立ち上がりに対するデータ・セットアップ時間	30		30		25		12	
16	thD(RDr)	RD立ち上がりに対するデータ・ホールド時間	0		0		0		0	
17	tswait(Cf)	クロック立ち下がりに対する WAIT 信号セットアップ時間	60		50		20		7.5	
18	thwait(Ct)	クロック立ち下がり後のWAITホールド時間	10		10		10		10	
19	tacr(M1f)	クロック立ち上がりから MI="L"になるまでの遅延		80		70		65		45
20	tacr(M1r)	クロック立ち上がりから M1="H"になるまでの遅延		80		70		65		45
21	tacr(RFSHf)	クロック立ち上がりから RFSH="L"になるまでの遅延		110		95	-	80		60
22	tacr(RFSHr)	クロック立ち上がりから RFSH="H"になるまでの遅延		100		85		80		60
37	twnmi	NMI パルス幅	60		60		60		60	
42	t _{dCr(DZ)}	クロック立ち上がりからデータ・バス・フロート状態までの遅延		80		70		65		40
48	tsintf(Cr)	クロック立ち上がりに対する INT セットアップ時間	70		55		50		15	
49	t _{SINTr(Cr)}	クロック立ち上がり後の INT ホールド時間	10		10		10		10	
50	tamis(IORQI)	IORQ 立ち上がりに先き立つ MI 出力(L)の確定時間	359		270		220		100	
51	tacs (IORQI)	クロック立ち下がりから IORQ="L"になるまでの遅延		70		60		55		45
52	tacs(IORQr)	クロック立ち下がりから IORQ="H"になるまでの遅延		70		60		55		45

ィブになっている場合には受け付けられません。

また $\overline{\text{INT}}$ 割り込みにはモード $0\sim2$ の三つのモードがあります。モード 0 は Z80 の原型ともなった 8080A という CPU と互換性をもたせるためのモードです。またモード 1 も動作原理はモード 0 と同じです。モード 2 が Z80 本来の割り込みモードで,このモード 2 と Z80 周辺 LSI を組み合わせることによって,他の CPU 系には見られない独特な (?) 割り込みシステムを構成することができます。

図5と図6, そして表1に, Z80の割り込み認識サイクルを示します。

● 割り込み制御に関係のある命令

Z80 の数ある命令のうち、割り込みの制御を行う命令が 10 個ほどあります。それぞれを簡単に説明すると、表2 のようになります。

表中の P/V は、パリティ・フラグのことです。また IFF_1 は、 \overline{INT} 割り込み処理の受け付け許可/禁止を制 御する CPU 内部にあるフリップフロップで、 IFF_2 は、 \overline{NMI} 発生時に \overline{INT} 割り込み受け付けが許可されて いるか禁止されているかを保存しておくフリップフロップです。

IM $0\sim IM$ 2 は割り込みモードの設定です。またマスク可能な割り込みですから、割り込み受け付けを禁止する命令である DI、許可する命令である EI があります。

〈表 2〉 Z80 の割り込み制御に関係のある命令

命令	動作
IM 0	INT 割り込みをモード 0 に設定する。
IM 1	INT 割り込みをモード1に設定する.
IM 2	INT 割り込みをモード2に設定する.
EI	INT 割り込み受け付けを許可する。 IFF ₂ ← 1, IFF ₁ ← 1
DI	INT 割り込み受け付けを禁止する。 IFF ₂ ← 0, IFF ₁ ← 0
RETI	INT 割り込み処理からの復帰。
RETN	NMI 割り込み処理からの復帰。
LD A, I	I レジスタの内容を A レジスタに転送する。 P/V ← IFF ₂
LD I, A	A レジスタの内容を I レジスタに転送する。
LD A, R	R レジスタの内容を A レジスタに転送する。 P/V ← IFF ₂

また基本的に割り込み処理プログラムは、メイン・ルーチンとは別なプログラムで処理されます。 つまり その割り込み処理ルーチンからメイン・ルーチンに戻るための、専用の RET 命令があります。 $\overline{\text{NMI}}$ 処理 ルーチンから戻るときに使われる $\overline{\text{RETN}}$, $\overline{\text{INT}}$ 処理 ルーチンから戻るときに使われる $\overline{\text{RETI}}$ です。

またモード 2 で使用されるインタラプト・レジスタ への値の設定は、LD I,n という直接値を代入する命令がありません。かならず A レジスタに設定してから I レジスタに代入します。

〈図7〉多重割り込みとは



割り込みルーチンから、さらに別の割り込みルーチン ヘジャンプする:多重割り込み

ここでリフレッシュ・レジスタであるRレジスタの 内容をAレジスタに読み込むLDA,Rという命令が、 なぜ割り込み制御に関係する命令なのでしょうか。

その秘密は実行後のフラグの変化にあり、パリティ・フラグに IFF₂の内容がコピーされるのです。つまり現在 Z80 が割り込み受け付け禁止状態であるか許可状態であるかを、プログラムでチェックできるのです

また割り込みのモードは、Z80CPU内部のIMF。と IMF。の二つのフリップフロップに格納されます。表 3 に IMF。と IMF。の割り込みモードとの関係を示します。リセット直後の状態は 8080A との互換性のために、モード 0 になります。

以上から、現在割り込み受け付け禁止状態であるか許可状態であるかは、LDA、R命令などのフラグの変化で知ることができますが、現在の割り込みモードが何であるかをプログラムが知ることはできません。 IMFの状態を読み出す命令がないからです。

● 多重割り込み

Z80 には $\overline{\text{NMI}}$ と $\overline{\text{INT}}$ の 2 本の割り込み入力端子がありますが、 $\overline{\text{NMI}}$ は緊急事態通知用として考えると、通常使える割り込みは一つしかありません。

となると優先度の高い割り込みも優先度の低い割り 込みも、同一の割り込み入力端子に接続されることに なります。

もし優先度の低い割り込み処理が先に発生し、その 処理が終わるまで優先度の高い割り込みが待たされて しまうのでは、何のための優先順位かわかりません。 優先度の低い割り込み処理中には、優先度の高い割り 込みを許可しておく必要があります。

このように割り込み処理中に、別の割り込み処理を 行うことを、多割り込み処理といいます(図7)。

実際には、割り込み処理ルーチンの先頭付近で、EI 命令を実行することで割り込み受け付け許可状態にします。しかし単純に割り込み受け付けを許可してしまうと、優先度の低い割り込みまで受け付けてしまいそ

〈表 3〉IMFa。IMFaと割り込みモードの関係

IMF _a	IMF _b	割り込みモード
0	0	モード 0
0	1	未使用
1	0	モード1
1	1	モード2

うです。

このためモード0やモード1の割り込み処理の場合は、プログラム的に優先順位を管理する必要があります。

Z80 本来の割り込みモードであるモード 2 と Z80 周辺 LSI の組み合わせでは、この優先順位をハード的に決定できる(デイジィ・チェーン接続)ので、多重割り込み処理の管理が非常に簡単になります(多重割り込みやデイジィ・チェーンについては後述)。

NMI割り込み

● NMI 割り込みとは

Z80 の割り込み制御のうち比較的動作が簡単で理解しやすいのが NMI 割り込みです。

すでに述べたように、本来 NMI は電源の異常やメモリのパリティ・エラーが発生した場合などの、緊急事態を CPU に知らせるための割り込みとして使われます。


しかし、これは Z80 をコンピュータの CPU として使っていた頃の考え方で、別に必ず電源異常のチェックに使わなければならないという決まりはどこにもありません。割り込みが 2 本あれば間に合うシステムなら、一般的な割り込み処理として $\overline{\text{NMI}}$ を使ってもかまわないでしょう。


しかし産業用機器のコントローラとして使う場合や、信頼性を少しでも向上させたいときなどは、NMIをこれらの目的に使うのが正統的な使い方のようです。

NMI は優先度が高いといっても、BUSREQ 端子がアクティブになっている場合は受け付けられません。BUSREQ 端子がアクティブな状態とは、CPU 以外の別のコントローラが、CPU が制御しているバスの制御権を要求しているということで、例えば DMA (Direct Memory Access)コントローラなどが、メモリの読み書きをしたいことを CPU に通知している状態です。

BUSREQ がアクティブになったら、CPU はそのときの命令を実行後、すみやかにバスの制御権をゆずらなくてはなりません。

よって CPU は、バスの制御権を渡した後は \overline{NMI} だろうがなんだろうが、制御権が返されるまでは動くことすらできません。





またある意味で、あらゆる CPU にとって最上位の割り込みはリセット入力であるとも考えられます。 Z80 の場合、どんなバス・サイクルからでも割り込みがかかり、割り込みモードは0に、割り込み受け付けは禁止に、そして有無をいわさずアドレス 0000h に実行が移されるわけですから…。

● NMI 割り込みのバスの動作


NMI 入力は信号の立ち下がりエッジが基準となります(エッジ・トリガ). 立ち下がりエッジの後のLレベルの期間は、CPU のクロック・スピードにより違います。例えば 4 MHz 動作の Z80 で最低 80 ns 以上なので、外部からの信号としては 80 ns 以上のLレベル

のパルスを入力すれば、 $\overline{\text{NMI}}$ 割り込み受け付けの CPU 内部のフラグを ON することができます.

図8に NMI 割り込みのバスの動作を示します。このフラグは、直前の命令のマシン・サイクルの最終ステートの立ち上がりでチェックされ、NMI 割り込みが認識されます。このタイミングは INT 割り込みも共通です。

そして、次に実行しようとしていたプログラム・カウンタのアドレスの命令を読み込みます。しかしここで読み込んだオペコードは、CPUには取り込まれず破棄されます。そして PC の上位バイト、PC の下位バイトをスタックに待避すべくメモリ・ライト・サイク

〈図 9〉 NMI 割り込みを発生させる回路



ルを2回実行します。

そしてアドレス 0066h にジャンプし、0066h の命令を実行します。 $\overline{\text{NMI}}$ の処理が終了したら、プログラムの最後に RETN を実行して PC の値を復帰し、もとの実行アドレスに戻ります。

このタイミングをみるとわかるように、スタックを 積む前にダミー・サイクルとしてオペコードを読み込 んでいるのがわかります。またこのダミー・サイクル が5クロックである点も不思議です。

これはここで読み込んだ命令を、内部的には RST 66H(?)という命令として実行していると考えると、この5クロック・サイクルの意味と、その次のスタックを積む動作が理解できるかと思います(RST 命令のマシン・サイクルは 5、3、3)。

● NMI 割り込み発生時の IFF の動作

 \overline{NMI} 割り込みは \overline{INT} 割り込みより上位の割り込みですから、 \overline{NMI} が発生すると \overline{INT} 割り込みは受け付け禁止状態になります。つまり \overline{IFF}_I が "0" になります。

しかし RETN 命令で $\overline{\text{NMI}}$ 割り込み処理から戻る ときには、 $\overline{\text{INT}}$ 割り込み受け付けの状態も元の状態 に戻さなくてはなりません。

つまり NMI 割り込み発生前、INT 割り込み受け付けが許可状態であったならば、RETN 実行後も許可状態にもどさなければ、受け付け禁止の状態のままになってしまいます。


このために IFF₁と IFF₂の二つのフラグがあり, RETN 命令は IFF₂の状態を IFF₁にコピーして INT 割り込みの受け付け状態を戻します.

この動作のおかげで、NMI 処理の後でも INT 割り込みを受け付けることができます。よって NMI 割り込み処理終了は必ず RETN 命令を実行するようにします。

● RETN 命令と NMI 割り込み

もし NMI 処理プログラムが長く, NMI 処理中に 再び NMI 割り込みが発生したらどうなるでしょうか。 NMI 処理プログラムの最後には RETN 命令を入れ ますが、これが実行されるまでは NMI は再度発生し ないようにも思えます。

〈リスト 1〉 NMI 割り込みで LED を反転表示するプログラム



しかしじつは NMI 割り込みは、RETN の実行に関係なく、NMI 割り込み入力端子に立ち下がりエッジが入力されるたびに認識され、その命令を実行後にアドレス 0066h にジャンプします。

RETN 命令はすでに説明したように、IFF $_2$ に保存してある INT 割り込み受け付けの状態を IFF $_1$ に戻すという処理と、通常の RET 命令と同じスタックから戻りアドレスを POP して戻ることをしているだけで、これが実行されるまで $\overline{\text{NMI}}$ 割り込みが再度発生しないわけではありません。

IFF $_2$ を IFF $_1$ に戻す以外は通常の RET 命令となんら変わりなく、また Z80 周辺 LSI に対しても特別意味をもちません。

● NMI 割り込み制御回路例

NMI 割り込みを発生させる簡単な回路を図9に示します。回路図のCPUのピン番号は40ピンDIPパッケージの番号です。

手動のスイッチの接点出力をSR-FF(セット/リセット・フリップフロップ)でチャタリング除去処理したものを入力しています。

厳密にはパルス幅は確定できていませんので、パルス幅を確定させる回路が必要なのですが、世の中に60 ns 未満の時間でスイッチを ON/OFF できる人間がいるとは思えませんので、回路の簡略化のためにここでは省略します。


また割り込み信号を入れて割り込みが認識されても、それは CPU 内部の話なので動作の確認ができません。そこで図 10 に示すような、簡単な出力回路を作り、NMI の動作を確認してみます。

図 10 の I/O 回路については第 4 章で解説済みなのでここでは触れません。I/O アドレスは 20h です(正確にはイメージ・アドレスが発生しているので 20h ~23h となる)。

● NMI 割り込み処理プログラム

リスト1に $\overline{\text{NMI}}$ 割り込みでLEDを反転表示するプログラムを示します(メモリについてはROM32 Kバイト、RAM32 K バイトのZ80 システムを想定して

〈図 10〉 LED 点灯回路



いる)。 $\overline{\text{INT}}$ 割り込みがどのモードであろうとも $\overline{\text{NMI}}$ が上位の割り込みであることにかわりありません。

プログラムの動作を説明します。まずリセット直後は、アドレス 0000h から実行が開始されます。まずスタック・ポインタをセットします。そして表示データを保持する A レジスタに 0 を代入して値をクリアしています。

そして次のアドレス 0006h には, 0006h にジャンプ する命令を書いてあります。つまりプログラムの流れ としては,アドレス 0006h へ永久にジャンプを繰り返 すだけで何もしていません。

さて、ここで外部からの $\overline{\text{NMI}}$ 割り込みが発生すると、 \mathcal{C} つグラム実行アドレスはハードウェア的に分岐され、アドレス 0066h に実行が移ります。

Aレジスタと 01h との排他的論理和(XOR)を計算しているので、Aレジスタの最下位ビットだけが反転します。この値を I/O アドレス 20h に OUT 命令で出力します。そして RETN 命令で復帰します。

このプログラムを実行すると、スイッチが押される たびに最下位ビットの LED がついたり消えたりしま す。

この例は割り込みの動作チェックのためのものなので、割り込みルーチンの先頭でレジスタの値を保存していません。しかし、実際の割り込み処理では必ずレジスタの値は保存してください。

INT 割り込み

● INT 割り込みとは

NMI 割り込みと違い、INT 割り込みは通常の割り

込み処理用の入力端子です。またすでに述べたように Z80にはモード 0~2の割り込みモードがあります。

Z80 のリセット直後は、INT 信号に対する割り込み受け付けが禁止状態となっています。また割り込みのモードはモード 0 です。

モード1またはモード2の割り込みを使用する場合には,IM1またはIM2命令を実行する必要があります.

● INT 割り込みのしくみ

NMI 割り込みと違うところは、INT 入力は信号の L レベルが基準となることです(レベル・トリガ).

CPU は命令の最後のステートの立ち上がりで INT 入力をサンプリングし、L レベルかどうかをチェック します。


ここで INT 割り込みが認識されれば、次に割り込みモードによって、各モードの割り込みの応答サイクルが始まります。


また INT 割り込みは、プログラムによって受け付けを禁止したり許可したりできます。

割り込み受け付けを許可するにはEI命令を実行します。禁止するにはDI命令を実行します。またりセット信号の入力や \overline{NMI} の受け付けによっても禁止できます。

そして重要なのは、INT 割り込み自身が発生したときにも、再度 INT 割り込みが発生しないように受け付けが禁止されます。つまり一度 INT が発生すると、EI 命令を実行しない限りもう一度 INT 割り込み信号が入力されても認識されません。これも NMI と違う点です。

表4にIFF₁とIFF₂の動作をまとめます。 それではモード 0~2 をそれぞれ説明します。





モード 0割り込みの動作

● モード 0 割り込みとは

モード 0 割り込みは 8080A と同じ動作をする割り込みです。といっても 1973 年に発表され、Z80 や8085 の出現で急速に製品寿命を閉じた 8080CPU を、どれだけの人が知っているか(名前だけでなくその動作まで)はわかりませんが…。CPU チップの実物はおろか、データ・シートさえ見たこともない人がほとんどでしょう。

● モード 0割り込みのバスの動作


割り込を受け付けるタイミングは NMI と同一ですが、割り込み応答サイクルに特徴があります。

図 11 にモード 0 のときの、 \overline{INT} 割り込みのバスの動作を示します。

INT 割り込み認識後、CPU は \overline{MI} と \overline{IORQ} を L レベルにして、 \overline{r} - \overline{g} ・ \overline{N} が \overline{N} が \overline{N} か \overline{N}

モード0のときの割り込みベクタとは、Z80が実行できる命令(オペコード)です。

この割り込みベクタとして使う命令は、Z80の命令



〈表 4〉IFF1とIFF2の動作

	IFF ₁	IFF ₂
リセット	0	0
DI 命令	0	0
EI 命令	1	1
INT割り込み処理	0	0
NMI 割り込み処理	0	変化なし
RETN 命令	IFF₂の 状態がコピーされる	変化なし
RETI 命令	変化なし	変化なし

0: INT 割り込み受け付け禁止, 1: INT 割り込み受け付け許可

であれば基本的にはどんな命令でもよいのですが、プログラムの分岐およびプログラム・カウンタのスタックへの待避を考えると、RST命令か CALL 命令が適します。

RST 命令は8種類あり、それぞれアドレス 0000h, 0008h, 0010h, 0018h, 0020h, 0028h, 0030h, 0038h をコールしプログラムを実行します。RST 命令は1バイト命令なので、データ・バス上に命令を出力する回路が簡単に実現できます。INT 割り込みの種類が8種類以下の場合便利です。

CALL命令は3バイト命令なので、回路が複雑になるのでここでは取り上げません。

モード 0 では RST 命令が最適

図11の例に示すように、RST命令を割り込みベクタとして使った場合は、CPUはこれを読み込み実行します。RST命令はM1サイクルを5クロックで実行し、また割り込みベクタ読み込み時は、CPUが

強制的に2クロックのウェイトを入れるので、合計7 クロックの時間がかかります。

この割り込みベクタを読み込むときの動作は、MREQ に替わって IORQ がアクティブになり、それ以外のタイミングは通常のオペコード・フェッチと同等であることから、スペシャル M1 サイクルとも呼ばれています。

スペシャル M1 サイクル後は、通常の RST 命令の 実行と同様、プログラム・カウンタをスタックに退避 するためにメモリ・ライト・サイクルが 2 回実行されま す。

そして RST 命令の飛び先である各アドレスからオペコード・フェッチを開始し、割り込み処理ルーチンの実行に移ります。

● モード 0割り込み制御回路例

モード 0 の INT 割り込みを発生させる外部回路を 図 12 に示します。CPU のピン番号は 40 ピン DIP タ イプの番号を使用しています。

HCタイプの汎用ロジックICを数個使用して、8 種類の割り込み入力の優先順位付けと、RST命令の 発生を行っています。

RST 命令は8種類あるので、割り込みも8種類に対応できるのですが、RST 00Hは、リセット後と同様のアドレス 0000h からの実行なので通常はあまり使用しません。ここでもRST 00Hは使用していません。

動作確認のための LED 点灯回路は図 10 の回路を そのまま使います。

スイッチ回路出力(HC74 の8番ピン)をRST 08H ~RST 38H のどれかに接続してスイッチを押すと、対応した割り込みが発生します。

プライオリティ・エンコーダの入力に接続されている割り込み保持用のフリップフロップは、エンコードされた 3 ビットのコードと、CPU が出力する割り込みベクタ要求信号 $(\overline{M1})$ と \overline{IORQ} が L レベルになったとき) 信号でリセットしています。

● モード 0 割り込み処理プログラム

実際のプログラムではリスト2のように、割り込み処理が2ステップ程度ですむわけがないので、各RST命令のジャンプ先アドレスには割り込み処理ルーチンへのジャンプ命令を書くのが普通です。

プログラムの動作を説明します。まずリセット直後にスタックを設定し、LED点滅データ保持用のAレジスタの値をクリアします。そして割り込みのモードをモードのに設定し割り込み受け付けを許可します。そして無限ループさせているだけです。

この状態で、外部からの INT 割り込みが発生すると、プログラム実行アドレスはハードウェア的に分岐され、それぞれの RST 命令の番地から実行が開始されます。

それぞれの割り込み処理ルーチンでは、反転表示したいビットに相当するBレジスタのビットを1にして、LED点灯出力ルーチンへジャンプします。

〈リスト 2〉 INT 割り込み(モード 0) で七つの LED を反転表示するプログラム

0,,	17 72	,	
START:	org jp	0000h JMP	:スタート
RSTO8H:			
RSTUON:	org	0010h	:RST 08H
	ld	b, 02h	,801 0011
	jp	INTRET	
RST10H:	31		
	org	0010h	;RST 10H
	ld	b, 02h	
	jp	INTRET	
RST18H:			and the
	org	0018h	:RST 18H
	ld	b, 04h	
RST20H:	jp	INTRET	
RS120n:	org	0020h	:RST 20H
	ld	b, 08h	,831 2011
	jp	INTRET	
RST28H:	JP		
	org	0028h	:RST 28H
	ld	b, 10h	
	jp	INTRET	
RST30H:			
	org	0030h	:RST 30H
	ld	b, 20h	
RST38H:	jp	INTRET	
notion.	org	0038h	:RST 38H
	ld	b. 40h	,101 3011
	ip	INTRET	
INTRET:	J.F		
	xor	В	
	out	(20h), A	;LED点灯
	ei		:割り込み受け付け許可
	reti		:メイン・ルーチンへ戻る
	0.50	080H	
JMP:	org ld	sp. 0	:スタック設定
JMI .	ld	a, 0	, A) TI IXIE
	im	0	:割り込みモード0
	ei		:割り込み受け付け許可
LABEL1:			
	jp	LABEL1	:無限ループ

そしてAレジスタとBレジスタの排他的論理和 (XOR)を計算してからその結果を、LED点灯回路に出力します。 INT 割り込み処理の終了では、次の割り込みの受け付けを許可するために、EI 命令を実行してから RETI 命令でもとのアドレスに復帰します。

入力される割り込みベクタによって、点滅するビットが違うことを実験してみてください。

● DI 命令と EI 命令と動作

割り込み受け付けを禁止するのが DI 命令です。では、DI 命令を実行中に割り込みが発生したらどうなるでしょう。DI 命令は、命令実行中は割り込みが発生してもこの受け付けを禁止します。つまり DI 命令と次の命令以後の間で、割り込みルーチンにジャンプすることはありません。

また EI 命令は割り込み受け付けを許可する命令です。しかし実は EI 命令を実行してもすぐには割り込み受け付け許可状態にはなりません。これは、割り込みルーチンの最後に必要な、RETI 命令の実行を考え、EI 命令の次の命令の実行後から受け付け許可状態になります。

ここで連続的に割り込みが発生したときを考えてみます。まず割り込みが発生するとメイン・ルーチンへ

: Z80 の割り込み制御で、とくにモード 2 は非常に特徴的なシステム構成だと思う。このような割り込みシステムに設計した理由は ? 8080 からの拡張ならば、RST 命令を増やすなどの方法でもよかったのではないか。

A: Z80CPUは、ファミリ周辺デバイスも含めたトータル・システムを目指して設計されました。それ故、ファミリ周辺デバイスからの割り込みを効率的に処理できるように、モード2割り込みが付け加えられたのだと思います。割り込みコントローラを使ったシステムの場合、割り込みルーチンのプログラムが作りにくいというのもあるでしょう。

また8080の1バイト命令の未使用命令は、もうほとんど残っていなかったので、さらに増やすとなると2バイト以上のRST命令になってしまいます。

以上から、外部から1バイトのベクタを読み込み、間接的にジャンプするこの方式が、周辺デバイスに付加する回路規模からも現実的だったのだと思います.

の戻りアドレスをスタックに PUSH し、割り込みルーチンに実行が移ります。そしてルーチンが終わったらスタックから、次の割り込み処理ができるように EI 命令を実行し、元のメイン・ルーチンの続きを実行するため RETI 命令を実行します。

このとき、EI 命令を実行した瞬間から割り込み受け付けが許可状態になると、次の RETI 命令を実行しないうちに再度割り込みルーチンの先頭にジャンプしてしまいます。これをそのまま繰り返すと、RAMがスタックでいっぱいになってしまいます。

では割り込みルーチンからメイン・ルーチンに戻る RETI 命令に, EI 命令と同等な動作を入れれば問題 ないように思えます。

しかし RETI 命令に、割り込み受け付けを許可する動作を加えると、後述する多重割り込みの処理で不都合が出る場合があります。一般的な割り込み処理ルーチンの最後では、面倒でも EI 命令と RETI 命令を入れるようにします。

また EI 命令の次の命令の実行後から割り込み受け付けが許可されますから、EI 命令と DI 命令が続いた場合は、割り込み受け付けは禁止のままとなります。 EI と DI の間に NOP 命令が 1 個でもあれば、そこで 割り込みを受け付けることができます。

この EI 命令 EI 命令の動作は、E-F1 でも EI でも同じです。

モード1割り込みの動作

● モード 1割り込みとは

モード1割り込みの考え方は NMI と同じで、割り込み信号が入力されたら特定のアドレスへジャンプするモードです。もし Z80 を使用して組み上げるシステムの割り込み処理が一つでよい場合は、モード1を使用するのも得策です。

また2種類使用する場合でも、片方は NMI 割り込みを使用するのがわかりやすくてよいでしょう。

● モード1割り込みのバスの動き

モード1の $\overline{\text{INT}}$ 受け付け後の応答サイクルは、タイミング的には図 11 のモード 0 の例とまったく同じです。ただし、読み取った割り込みベクタつまりオペコードは、どんなデータであろうとすべて無視し、RST 38H(オペコード:FFh) という命令に置き換えて実行されます。つまりモード 1 はマスク可能な $\overline{\text{NMI}}$ のアドレス 0038h 版とも考えられます。

Z80七不思議 割り込み編

□:周辺LSIがRETI命令を認識する必要はないのではないか。またこのことによって、CPUと周辺LSIの間にバッファを入れる場合など、回路が面倒になってしまう。

A: Z80 ファミリは、周辺も含めて一つのシステムを構成するという考えに立って設計されたのだと思います。また、割り込み優先順位に関しても、その優先順位をダイナミックに変えなけければならないアプリケーションはほとんどないと考えて、割り込み優先順位はデイジィ・チェーンで固定し、Z80 周辺 LSI はRETI 命令を受けて周辺デバイス間で優先順位を制御するという方式をとっています。

そのため、複数のボードにまたがった場合のハードウェアが面倒になるというデメリットより、周辺デバイスに割り込みの終了を認識させることにより処理の簡素化を図り、ソフトウェアのオーバ・ヘッドを減らすほうを取ったのだと思います。

□:モード2の割り込みベクタが偶数アドレスでなければならないのはなぜか。他のCPUでは割り込み

本数を稼ぐため、シフトしてから使用するものなど がある。


A:これも、できるだけゲート数を減らすためではないかと思います。

また Z80 設計当時, 128 本以上の割り込みベクタが必要になるアプリケーションはほとんど存在しなかったのではないかと思います。ベクタが格納されているアドレスをシフト計算なしですぐに知ることができる。というメリットもあります。

■:割り込みベクタ要求時に、なぜIORQがアクティブになるのか。割り込みベクタ・リクエストなどのような専用信号線を入れたほうがわかりやすいし、回路が簡単になったのではないか。

A: これも信号線の節約というのが理由と思います。 Z80PIO のリセット入力や Z80SIO のボンディング・オプションなどをみるとわかるように、当時はパッケージの自由度が少なく、40 ピンなら必ず40 ピンに収めなければならなかったためだと思われます。 《信垣育司》

〈図 13〉
INT 割り込み(モード 1) を発生させる回路



そこでモード1で使用する場合は、基本的にはデータ・バスに割り込みベクタを出力しなくても、INT 入力にLレベルの信号を入力するだけでアドレス 0038h ヘジャンプさせることができます。

バスの動作としてはモード 0 と同じタイミングで動いています。スペシャル M1 サイクルを実行後, プログラム・カウンタの上位, 下位をスタックに待避し, アドレス 0038h にジャンプします。

割り込み応答サイクルに挿入されている 2 クロックのウェイトや、 \overline{IORQ} と $\overline{M1}$ による割り込みベクタ要求信号は、本来モード 1 割り込みではバスからは何の情報も読み込まないので必要ありません。しかしモード 0、モード 2 とバス・サイクルを統一している (ハードウェアが共通になり、回路規模を小さくすることができる) ためだと思われます。

● モード1割り込み制御回路例

モード1の INT 割り込みを発生させる簡単な外部 回路を図13に示します。CPU のピン番号は 40 ピン DIP タイプの番号を使用しています。

基本的な考え方は図9の回路とあまり変わりありませんが、手動のスイッチの接点出力をSR-FF(セット/リセット・フリップフロップ)でチャタリング除去処理したものを、割り込み保持用のフリップフロップの入力としています。

この割り込み保持用のフリップフロップは、スイッチの押し下げでセットされ、CPU の割り込みベクタ要求信号($\overline{M1}$ と \overline{IORQ} が同時にL レベルになる)でリセットしています。

また動作確認のための LED 点灯回路は、これも図10 の回路を使います。

● モード 1割り込みの処理プログラム

いままでの例と同様に、モード1割り込みでLEDを反転表示するプログラムを、リスト3に示します。

プログラムの動作を説明します。まずリセット直後 にスタックの設定と表示データを保持する A レジス タをクリアします。そして割り込みモードをモード 1 に設定し割り込み受け付けを許可します。

そして無限ループを繰り返すだけで、他には何もしていません。

外部からの INT 割り込みが発生すると、プログラム実行アドレスはハードウェア的に分岐され、アドレス 0038h から実行を始めます。

A レジスタと 02h との排他的論理和を計算し、ビット 1 を反転させたあとに LED 点灯回路に出力します。またモード 0 と同様、次の割り込み受け付け許可のために EI 命令を実行し、RETI 命令で元のプログラムに戻ります。

● モード 1 での多重割り込み

モード 0 では割り込みベクタとして RST 命令を使うことで、8 本の割り込みを制御することが可能でした。多重割り込みについても、それぞれの割り込みルーチンの先頭で、優先順位のフラグを制御すれば可能です。

ではアドレスが 0038h に固定されているモード1の場合はどうすればよいでしょうか。これも基本的な考え方は同じです。図14 に割り込みモード1 における多重割り込み制御の流れを示します。

モード1ですから、タイマ割り込みもプリンタの割り込みも、すべて同じアドレスにジャンプしてきます。これではプログラムでは何の割り込みが発生したかわからないので、各割り込み源のステータスをチェックし、何の割り込みが発生したかを調べます。ステータスを調べる順序は優先順位の高い順から調べます。

モード2割り込み

● モード2割り込みとは


モード2割り込みは Z80 の三つの割り込みモードの中でもっとも強力なモードです。

割り込み処理ルーチンは最大128種類までハードウェア的に分岐することが可能です。

分岐の方法としては、割り込みを発生したコントローラが、CPUが割り込みベクタ要求を発生するタイミングで、1バイトの割り込みベクタをデータ・バスに出力することで実現します。この動作そのものはモード0やモード1と同じです。

図15にモード2割り込みの割り込み処理ルーチンへの分岐手順を示します。

〈リスト 3〉 INT 割り込み(モード 1) で LED を反転表示する プログラム



モード 0割り込みの RST 命令と比べると,分岐できるアドレスが自由になり,しかも 128 種類の割り込みに対応できるなど,かなり強化されています。

また割り込みベクタ・テーブルを RAM 領域に設定することも可能で、割り込み処理ルーチンのアドレスの書き換えをプログラムで行えば、128 種類以上の分岐も可能となります。

● デイジィ・チェーンによる割り込み優先順位


モード 2 割り込みのさらなる特徴として、割り込み 優先順位をハードウェアで決定できることがあげられ ます。

Z80 周辺 LSI では、デイジィ・チェーンという手法でこの優先順位の管理を実現しています。これは図16 に示すように割り込みを発生させる LSI の制御端子を、割り込みの優先順に直列に接続し、自分より下位の LSI に対し割り込み禁止を伝達します。

Z80 周 辺 LSI に は IEI (Interrupt Enable In) と IEO (Interrup Enable Out) という二つの端子が用意されており、これらを接続します。

最も優先順位の高い LSI の IEI は+5 V に接続します。各 LSI の伝搬遅延時間の関係で、あまり多くの LSI を接続できません。規格上は四つまでとなってい


〈図 14〉モード1における多重割り込みの流れ





ます。外付け回路を設けることで、より多くのLSI を接続することも可能です。

● Z80 周辺 LSI とモード 2 割り込み


さらに Z80 周辺 LSI は、割り込み処理終了の情報を、周辺 LSI がデータ・バスを常時監視し判断することで、自動的に割り込み要求をとりさげるように設計されています。この割り込み処理終了を周辺 LSI に







〈リスト 4〉割り込みモード、ベクタ設定のプログラム例



明示するために、RETI 命令があります。

RETI 命令は、周辺 LSI に対して割り込み処理ルーチンの終了を知らせる役目があり、Z80 周辺 LSI でモード 2 を使う場合には非常に重要な命令ですが、プログラム的には単なるサブルーチンから復帰する RET命令と同じです。この点は RETN 命令とは逆です。


この RETI 命令の監視により 8259 など割り込みコントローラを使った場合の、割り込み終了を周辺 LSI に設定するプログラムが不要になります。

このように Z80 周辺 LSI は、Z80CPU のモード 2 割り込みを強力にサポートしているため、Z80CPU と 組み合わせて使用することでその能力を十分に発揮し ます. 逆にそのほかの CPU と組み合わせて使用する ことが難しくなってしまい、汎用性という点では他の 周辺 LSI に一歩譲る感じになっています。

● モード2割り込みのバスの動作

モード2割り込み発生時のバスの動作を図17に示

〈リスト 5〉割り込みベクタ・テーブルのアドレスに注意



します。 $\overline{\text{INT}}$ 割り込み認識後, $\epsilon - \epsilon 0$ やモード 1 と同様, $\epsilon 7$ クロックのスペシャル ϵM1 サイクルを実行します。


スペシャルM1 サイクルでは $\overline{M1}$ と \overline{IORQ} がL レベルになることで、CPU が割り込みベクタを読み込むわけですが、この割り込みベクタは、モード0 のようなZ80 が実行できる命令ではありません。いわゆるベクタ・アドレスになります。


CPU は図17のように割り込みを発生したデバイスから、割り込みベクタと呼ばれるデータを読み取ると、割り込み処理が終了して再び本来実行していたプログラムに復帰できるように、PCの値をスタックに積みます。

そして、先ほど読み取った割り込みベクタの値を下位8ビット、そして I(インタラプト・ベクタ)レジスタの値を上位8ビットとした16ビットのアドレス、割り込みベクタ・テーブル・アドレスを生成します。

そしてこの割り込みベクタ・テーブル・アドレスのメモリの値を下位8ビット、割り込みベクタ・テーブル・アドレス+1のアドレスのメモリの値を上位8ビットとした16ビットのアドレスを、割り込み処理ルーチンのアドレスとして読み込みます。

こうして割り込み処理ルーチンの先頭にジャンプし、





割り込みプログラムが動き出します。

割り込み処理プログラムが終了したら、次の割り込みに備えて割り込み受け付けを許可するためにEI命令を実行し、割り込み発生前のアドレスに復帰するためにRETI命令で戻ります。これがモード2割り込みの大まかな流れです。 〈末木 豊〉

● 割り込みモード2の割り込みプログラム

まず割り込みベクタ・テーブルをどこに配置するかという問題があります。16 ビットのアドレスのうち、上位8 ビットは I レジスタで、下位8 ビットは割り込みを発生したデバイスが出力するので、基本的には

64 K バイトの空間の好きな部分に配置することができます。

リスト 4(a)に一般的なモード 2 割り込み処理のベクタ設定と初期化ルーチン例を示します。この例のように、ORG 命令で任意のアドレスに指定する方法もあります。しかしこの例では、プログラムの容量が増加したとき、割り込みベクタ・テーブルにプログラム領域が重なってしまうかもしれません。

当然,そのときは割り込みベクタ・テーブルの ORG の値をずらせばすみますが,いちいちプログラムがどのアドレスまで使うかを気にしなければならないとい

うのも不便です。そこでロケーション・カウンタと算 術演算子を使って、リスト 4 (b)のように自動的に配 置する方法をとると便利です。これによりベクタ・テ ーブルのアドレスが奇数アドレスになる場合は、次の 偶数アドレスに格納されるように調整されます。

● ベクタ・テーブル・アドレスの注意点

しかしもう一つ注意しなければならないことがあります、**リスト5**をみてください。

このような 1FFEh~2001h 番地の領域に配置されると、I レジスタは 1Fh となります。PIOのチャネルA に設定するベクタは FEh なので、チャネル A の割り込みは正常なアドレスにジャンプします。

ここでチャネル B を考えてください、チャネル B の本来のベクタ・アドレスは 2000h 番地ですが、チャネル B に設定したベクタは 00h、I レジスタの値が 1Fh となり、1F00h 番地に書かれているアドレスを、割り込み処理ルーチンの開始アドレスと認識してしまいます。

このように、上位8ビットがIレジスタの値で決まるので、256バイト単位で切りのよいアドレス領域に配置する必要があります。

実際には、割り込みの個数はほとんどのシステムで 数個程度に収まるので、アドレスの上位8ビットが変 化しない数十バイトの連続したメモリ領域が確保できれば問題ありません。

モード2を活用した割り込みシステムは、Z80ファミリLSIを活用したシステムともいえるので、具体的な例としては、以後の章の各Z80ファミリLSIの活用の章を参照してください。

モード2の多重割り込みの動作

● 多重割り込みの動作

図 18 に多重割り込みの動作のようすを示します。 この例では、割り込み処理の優先順位を Z80SIO(> リアル I/O コントローラ) が最上位、その次に Z80PIO、そして最下位を Z80CTC としています。


ここでメイン・ルーチン実行中に、Z80PIOの割り込みが発生しました。そこでCPUはPIOの割り込み処理ルーチンにジャンプします。ここで注目することは、割り込み処理ルーチンの先頭ですぐにEI命令を実行し、割り込み受け付けを許可している点です。これではZ80PIOより優先順位の低いCTCが割り込みを発生しそうです。

しかしこのとき、Z80PIOのIEO(インタラプト・イネーブル・アウト)がLレベルになり、これが

オープン・コレクタとワイヤード OR

Z80 に Z80 周辺 LSI を複数個接続するとき, INT 端子をどう処理するか悩みませんか? Z80 にINT入力端子は 1 個だけ, それに対して周辺

〈図 A〉 Z80CPU の割り込み入力回路



LSIにはそれぞれにINT出力端子があります。


実はこれら Z80 周辺 LSI のINT出力端子は、オープン・コレクタ (CMOS 版はオープン・ドレイン) になっているので、出力同士をそのまま接続して、Z80CPU のINT入力に接続してかまいません。


オープン・コレクタの出力は、Lレベルのときは GND との間が導通状態になり、Hレベルのときは どこともつながらず、浮いた状態になります。そこでプルアップ抵抗を接続して Hレベルに定めます。

オープン・コレクタはライン・ドライバやリレー駆動など、インターフェース回路によく用いられます。 ダーリントン・トランジスタ・アレイもその仲間です。汎用ロジックICとしては、LS05、LS06、 LS07などがオープン・コレクタ出力です。

オープン・コレクタは自分自身から H レベルを出しませんから、出力同士をそのまま接続できます。その場合、どれかの出力が L レベルになれば共通出力が L レベルになるわけで、負論理の OR 回路と同じ動作になります。これを特にワイヤード OR 回路と呼び、リセット回路や割り込み回路など不特定個数の信号源を想定した回路に用いられます(図A)。

〈図 18〉多重割り込みのハードウェア的な動作





Z80CTC の IEI(インタラプト・イネーブル・イン)にも接続されています。 Z80 ファミリ LSI は、IEI が L レベルになると、割り込みを発生できない仕組みになっています。

よって PIO より優先順位の低い CTC は、PIO の割り込み処理が終わるまで割り込みを発生しません。 PIO の割り込み処理中に割り込みを発生できるデバイスは、この例では Z80SIO しかありません。

さて、PIOの処理が終わらないうちに SIO が割り 込みを発生しました、すると PIO の割り込み処理ルーチンから今度は SIO の割り込み処理ルーチンにジャンプします。

SIO が最上位の割り込みデバイスであるため、SIO の割り込み処理ルーチンの先頭では EI 命令の必要はありません。SIO の割り込み処理ルーチンが終了するまでほかのデバイスは待つだけです。

SIOの割り込み処理ルーチンの最後には、次の割り込み受け付けを許可するための EI 命令と、割り込み発生前のプログラムに戻るために RETI 命令を入れておきます。

● RETI 命令は誰がみている?

さて、問題はこの RETI 命令です. Z80 ファミリLSI は、データ・バスを監視して RETI 命令(オペコードは EDh 4Dh の 2 バイト) が実行されたかどうかを調べ、実行されればデバイス内部の割り込み制御フラグをクリアし、次に再び割り込みを発生できるように準備します.

ではこの例の場合、SIOの割り込み処理ルーチンの 最後のRETI命令は誰が見ているのでしょうか。当 然SIOはこの命令を監視しているでしょう。CTCは 割り込みを発生できないで待っている状態ですから、 RETI命令認識以前の問題です。

問題は PIO です。この SIO の割り込み処理が発生する前は、PIO の割り込み処理ルーチンを実行してい

たわけですから、PIO もまだ割り込み処理が終わってないわけです。この SIO の割り込み処理ルーチンの最後の RETI 命令を、PIO が自分の割り込み処理ルーチンの終了だと誤認識してしまわないのでしょうか。

実はここにも IEI 端子と IEO 端子がかかわってきます。確かに多重割り込みの場合、データ・バスを監視しているだけでは、その RETI 命令が自分に対する物なのか、それとも自分より上位の割り込みデバイスに対する物なのか判断はできません。

しかしこの例のように、SIOが割り込み処理中であれば、PIOのIEI端子はLレベルになっています。つまりPIOより上位のデバイスが割り込み処理を実行中であることがわかります。よってPIOは、SIOの割り込み処理ルーチンの最後のRETI命令は認識しません。


さて、RETI 命令が実行されたので、SIO は自分に対する割り込み処理が終了したと判断し、IEO 端子をHレベルに戻します。すると同時に、CPU は再びPIO の割り込み処理ルーチンに復帰し、PIO の割り込み処理を再開します。

● CTC が割り込みを発生したい

ここで、今度はCTCが割り込みの処理を要求しているとします。しかし今はまだPIOが割り込み処理 実行中で、CTCのIEIはLレベルのままです。これ では割り込みを発生することができません。

そうこうしているうちに、やっと PIO の割り込み 処理が終了しました。 CPU は RETI 命令を実行して メイン・ルーチンに戻ります。 と同時に PIO はその RETI 命令を自分に対する割り込み処理ルーチンの終了であると認識し、 IEO を H レベルに戻します。

そして自分の IEI が H レベルになった CTC は、やっとここで割り込みを発生することができるのです。 図 18 の動作をプログラム的にみたのが図 19 です。 よく見比べてみてください。 〈図 20〉 割り込み機能使用時のバッファ・ コントロール



● EI 命令と RETI 命令

ここで、各割り込みルーチンの最後のEI命令や RETI命令の動作について確認します。

EI 命令は割り込みを許可する命令です。これを実行しないと、いくらデバイスが割り込みを発生してINT 端子をLレベルにしても、CPU はこれを無視して処理を続けます。

RETI 命令は、CPU についてだけみると、通常の RET 命令の動作となんら変わりません。スタックに 積まれたアドレスを POP して、そのアドレスに戻る だけです。

しかし RETI 命令は、Z80 ファミリ LSI にとっては、自分が発生した割り込みのルーチンの終了を判断する大切なキーワードとなります。

もしコーディング時のミスで、RETI 命令を単に RET と記述してしまっても、CPU 単体としての動作 は RETI も RET も同じですから、割り込み処理ルー チンを終了して元のアドレスに復帰します。

しかし、Z80ファミリは RETI 命令が実行されていないので、自分の割り込み処理ルーチンが終了したと判断できす、CPU がメイン・ルーチンに復帰しても、自分の割り込み処理ルーチンを続けていると認識し、次の割り込みを発生しません。

またデイジィ・チェーン接続で多重割り込みができ

る場合は、そのデバイスより優先順位の低いデバイス も、割り込みを発生できなくなってしまいます。

● CPU と Z80 ファミリ LSI 間にバッファを入れた場合

最後に、Z80CPUに多数の周辺LSIを接続したときの注意点です。Z80ファミリにかぎらず、ロジックICは一つの出力からいくつものICの入力へは接続できません。そのため、多数のI/Oを増設する場合など、バスの駆動能力が低下し誤動作の原因になります。そこでデータ・バスやアドレス・バスに、HC245などのバッファICを接続し、多数の周辺ICを接続してもCPUがすべてのICに正しくデータが送られるようにします。そしてCPUがデータを読み込むときは外からCPUへデータが向かう方向へ、書き込むときはCPUから外へ向かう方向に制御します。

ここで注意点があります。これまで説明したように Z80CPU とそのファミリは、割り込みベクタや RETI 命令の認識など、単純なデータの入出力以外にも情報 のやり取りをしています。このため HC245 などのバッファを間に入れる場合は、図 20 のように \overline{IORQ} や \overline{MI} , \overline{IEO} や \overline{IEI} などの信号の状態をも考慮して、バッファの方向を制御してやる必要があります。

〈野口智樹〉

(トランジスタ技術1994年6月号および10月号に加筆、修正)

Z80の割り込み動作の詳細

磯沼 董

Z80 の割り込みシステムについて説明してきました。マイコン・システムにおいて、割り込みとは CPU の利用効率を高める有効な方法ですが、基本的に CPU の動作とはまったく無関係に、非同期に発生するわけですから、そのタイミングと動作をきちんと理解しておく必要があります。

ここでは、さらに細かな割り込み時における Z80 の挙動についてみてみます。

■ エッジ・トリガかレベル・トリガか?

NMI 割り込みは立ち下がりエッジで内部のフリップフロップがセットされ、マシン・サイクルの最終ステートの立ち上がりでサンプリングされると説明しました。

では、一度 $\overline{\text{NMI}}$ を L レベルにし、その後も L レベルを保ったら、 $\overline{\text{NMI}}$ 割り込みは発生するでしょうか。

常にLレベルということは、立ち下がりエッジがないわけですから、NMI割り込みは発生しません。 NMIはエッジ・トリガであることを頭に入れてください。

では、INT はどうかというと、こちらはレベル・ト

リガですから、INT 端子を常にLレベルにすると、 何度でも割り込みが発生します。


割り込みが受け付けられるためには EI 命令を実行し、割り込み受け付け許可状態にしなくてはなりません。よって割り込みルーチンの最後には EI 命令と RETI 命令を置きます。割り込みが実際に受け付けられるのは EI 命令の次の命令を実行してからですから、REIT 命令でメイン・ルーチンに戻ったとたんに割り込みが発生し、メイン・ルーチンがちっとも実行されないという状況に陥ります。


● LD A,I 命令実行時に割り込みが発生したら?

割り込み受け付け禁止状態か許可状態かを調べる命令に、LD A, I 命令があることはすでに説明しました。では割り込み受け付け許可状態で、この命令を実行中に割り込みが発生したらどうなるでしょうか。

実はなんと NMOS 版の Z80 では、実行中に割り込みが発生すると、割り込み受け付け禁止中であるがごとくフラグがリセットしてしまう(P/V フラグが 0 になる)のです。すべてについて確認したわけではありませんが筆者が実験した限りでは、どのメーカ製でもNMOS 版ではこのようになるようです(図 A)。

〈図 A〉 LD A,I 命令実行中に割り込みが発生すると





ではCMOS版ではどうかというと、ザイログの Z80 や周辺 LSI を集積した Z84C15/C11 などではこの ような誤動作はありません。割り込み受け付け許可状 態であれば、必ず P/V フラグがセットされます。

(図 B)

付けタイミング

しかし同じCMOS版といえども, 東芝製の TMPZ84C015 では誤動作しました。

また日立の 64180 についても、R1 および Z バージ ョンからはマニュアルに「LD A, I および LD I, A 命 令実行中は、割り込みをサンプリングしません、」と 書かれています。

最後に最新の CPU である川崎製鉄の KL5C8012 で はどうかというと、これも命令実行中に割り込みが発 生しても誤動作はしないようです。


● 割り込みはどこでサンプリングされる?

Z80 の割り込みは命令の最終ステートの立ち上がり でサンプリングされるとありますが、本当でしょう か?

Z80 の割り込み受け付けの瞬間のバスのようすを図 Bに示します。図B(a)のようにオペコードを読み込 んで内部で実行するだけの命令のときはたしかにそう なのですが、図B(b)のようにメモリの読み書きなど を伴う命令のときは、最後ステートではなく、オペラ ンドの読み込みの最終ステートの立ち上がりでサンプ リングされるようです.

ちなみに 64180 ではこのような命令のときも、割り

〈図 C〉 64180 の割り込み受け付けタイミング



込みのサンプリング・タイミングは最終ステートの2 クロック前の立ち下がりとなります(図C)、

● NMI と DMA

NMI は電源の異常やメモリのパリティ・エラーな ど、エラーや緊急事態の割り込みに使うべきで、リセ ットに次ぐ最上位の割り込みだと説明しました。

しかし Z80 では、NMI と DMA とでは DMA のほ うが優先順位が高く、DMA がハングアップすると Z80CPU は手も足も出せなくなります.

64180 では NMI は DMA よりも優先順位が高く, NMI 割り込みで DMA を中止させるようなことも可 能です。

もっとも最近では Z80 に DMA はほとんど使用し ないので、あまり考える必要はないと思います。

スイッチ入力やLEDの点灯をコントロールする

Z80PIOの使い方

野口智樹

Z80PIO の概要

● Z80PIO とは

Z80PIO(Parallel Input Output)は Z80 ファミリのLSIで8 ビットのポートを2個もっている, パラレルI/Oコントローラです。CPU側から見たとき, 2個のI/Oポート・チャネルA, Bと, その動作モードをコントロールするためのレジスタがチャネルA, Bそれぞれにあり、計4個のアドレスを占有します。

Z80PIO は次のような特徴をもっています。

- ・チャネル A/B という二つの 8 ビット・ポート
- ・各チャネルとも以下の四つのモードから選択してモードをプログラムできる

モード 0:バイト出力モード

モード1:バイト入力モード

モード 2: バイト入出力モード(チャネル A のみ)

モード3:ビット・モード

- ・A、B各チャネルにハンドシェイク機能がある
- ・Z80CPU のモード 2 割り込みに対応

- チャネル B 出力は、ダーリントン・トランジスタを 駆動可能
- Z80PIO のブロック図, ピン配置

Z80PIOのブロック図を図1に、ピン配置を図2に、図3と表1に電気的特性と入出力端子のタイミングを示します。

Z80CPU との接続については、第4章で説明したのでそちらを参照してください。


実際に外部との接続に使われる端子は、PA₀~PA₇, ASTB, ADRY, PB₀~PB₇, BSTB, BRDY端子と なります。


● Z80PIOのリセット

Z80PIOにはICパッケージのピン数の制限から、 RESET 入力端子がありませんが、電源投入時に自動 的に内部をリセットする、パワー ON リセット機能 が内蔵されています。また第4章のp.56ですでに説 明したような外部回路を接続すれば、任意にリセット をかけることもできます。

また Z80PIO はリセットされるとポート A,B とも,次の状態になります.

〈図 1〉 Z80PIO のブロック図





- ・割り込み禁止
- モード1(入力)に設定
- データ入出力レジスタは全ビットがクリア
- ・マスク制御レジスタは全ビットがセット(マスク)
- ポート入出力線はハイ・インピーダンス状態
- ・RDY 端子は Lレベル(ノット・レディ)

このリセット状態は、コントロール・ワードの設定があるまで保持されます。


Z80PIO の各種モード

まず Z80PIO にはどんなモードがあるのか、各モードの動作について説明します.

● Z80PIO のモード O(バイト出力モード)

Z80PIOのモードのはバイト出力モードです。このモードに設定するとポートの方向は出力方向になります。図4にモードのにおけるデータ出力のタイミングを示します。PIOの初期設定が終わり、データ・ポートに出力するデータを書き込むと、データ・ポートのデータが出力され、RDY端子(実際には、チャネルAを使用するときはARDY、チャネルBならBRDYとなる)がHレベルになります。RDY端子はREADYの意味で、準備完了を示す制御線です。

データを受け取る側では、この RDY 端子が H ν ベルになるのを待ち、H ν ベルになったらデータを読み込みます。そしてデータを受け取ったことを PIO に知らせるために、 \overline{STB} 端子(実際にはチャネル A を使用するときは \overline{ASTB} 、チャネル B なら \overline{BSTB} と



なる)に読み出しクロックを入力します。

相手がデータを受け取らない,つまり STB 端子に 読み出しクロックが入力されない限り,データ・ポートには書き込んだデータが出力されつづけ,RDY端 子は H レベルになったままで保持されます。

PIO は STB 端子の立ち上がりエッジを認識すると、 RDY 端子を L レベル戻し、また INT を L レベルに して CPU に対して割り込みを発生します。

この割り込みは、相手がデータを受け取ったという


(表 1) Z80PIO の電気的特性とタイミング

記号	項目	測定条件	最小	標準	最大	単位	
V_{ILC}	クロック低レベル入力電圧		-0.3		+0.45	V	
V_{IHC}	クロック高レベル入力電圧			$V_{cc} - 0.6$		$V_{cc} + 0.3$	V
V_{IL}	低レベル入力電圧(除く CLK)			2.2		V_{cc}	V
V_{IH}	高レベル入力電圧(除く CLK)			-0.3		0.8	V
VOL	低レベル出力電圧	$I_{OL} = 2.0 \text{mA}$				0.4	V
V_{OH1}	高レベル出力電圧(I)	$I_{OH} = -1.6 \text{mA}$		2.4			V
V_{OH2}	高レベル出力電圧(II)	$I_{OH} = -250 \mu \mathrm{A}$		$V_{cc} - 0.8$			V
I_{LI}	入力リーク電流	$V_{SS} \le V_{IN} \le V_{CC}$		-10		10	μΑ
I_{LO}	フローティング時の3ステート 出力電流	$V_{SS} + 0.4 \le V_{OUT} \le V_{CC}$		-10		10	μА
I_{OHD}	ダーリントン駆動電流	$V_{OH} = 1.5 \text{V}, R_{EXT} = 1.1 \text{kg}$	Ω	-1.5		-5.0	mA
		$V_{cc} = 5V$	6MHz版	Hz版		6	
Icc1	電源電流(動作時)	$f_{CLK} = 1/T_{CC}$ $V_{IHC} = V_{IH} = V_{CC} - 0.2V$	8MHz版			7	mA
		$V_{ILC} = V_{IH} = V_{CC} - 0.2V$ $V_{ILC} = V_{IL} = 0.2V$ 10MHz ϖ				12	
Icc2	電源電流(静止時)	$V_{cc} = 5V$, $CLK = V_{cc}$ $V_{lH} = V_{cc} - 0.2V$ $V_{lL} = 0.2V$			0.5	10	μΑ

(a) 電気的特性


番号	記号	項目	6MHz版		8MHz版		10MHz版	
出っ	声しつ	74 日	最小	最大	最小	最大	最小	最大
19	T _{C10(C)}	クロック立ち下がりに対する \overline{IORQ} ="H"のセットアップ時間 (次のサイクルで REDY をアクティブにする場合)	170		140		120	
20	$T_{dC(RDYr)}$	クロック立ち下がりから RDY 立ち上がりまでの遅延		170		150		130
21	$T_{d\mathcal{C}(\mathtt{RDY}t)}$	クロック立ち下がりから RDY 立ち下がりまでの遅延		120		100		85
22	Twstb(C)	STBパルス幅	120		100		80	
23	$T_{SSTB(C)}$	クロック立ち下がりに対する STB の立ち上がりのセットアップ 時間(次のサイクルで RDY をアクティブにする場合)	150		120		100	
24	T _{dIO(PD)}	IORQ 立ち上がりから出力データ確率までの遅延(モード 0)		160		140		120
25	$T_{spd(STB)}$	STB 立ち上がりに対するセットアップ時間(モード1)	190		140		75	
26	$T_{dSTB(PD)}$	STB 立ち下がりからの出力データまでの遅延(モード 2)		180		150		120
27	T _{dSTB(PDr)}	STB 立ち上がりからデータ・フロートまでの遅延(モード 2)		160		140		120
28	T _{dPD(INT)}	ポート・データ―致から <u>INT</u> 立ち下がりまでの遅延(モード 3)		430	11.0	360	0	200
29	T _{dSTB(INT)}	STB 立ち上がりから INT 立ち下がりまでの遅延		350		290		220

(b) Z80PIO の入出力端子のタイミング(単位:ns)



〈図 5〉

モード 1(バイト入力モード)のタイミング



意味の割り込みと捉らえることができます。

■ Z80PIOのモード 1(バイト入力モード)

Z80PIOのモード1はパイト入力モードです。このモードに設定するとポートの方向は入力方向になります。図5にモード1におけるデータ入力のタイミングを示します。PIOの初期設定が終わり、データを受け取れる準備ができると、RDY 端子は H レベル(受け取り準備完了)を示します。

RDY 端子が H レベルであることを確認した相手は, データ・ポートにデータを出力し, データの準備できたことを PIO に示すために, \overline{STB} 端子に書き込みクロックを入力します.

PIO は、STB 端子の立ち上がりクロックを認識すると、データ・ポートにデータが準備できたとみなし、RDY 端子を L レベルにし、また INT を L レベルにして CPU に割り込みを発生させます。

この割り込みは、相手がデータを送ってきたという意味の割り込みと捉らえることができます.

CPU は割り込み処理ルーチンで、PIO のポートからデータを読み込みます。CPU がデータを読み込むと、PIO は RDY 端子を H レベルに戻し、次のデータ入力に備えます。

● Z80PIO のモード 2(バイト入出力モード)

Z80PIO のモード 2 は、モード 0 とモード 1 を足したような動作をします。このモードに設定するとポートはハイ・インピーダンスになります。このモードはチャネル A 専用で、次のような流れで動作するモードです。

▶ PIO 出力

- (1) CPU から PIO のチャネル A にデータを書き込む.
- (2) そのデータが PIO 内部にラッチされ、レディ (ARDY)が H レベルになる.
- (3) 外部からのストローブ(\overline{ASTB})信号が L レベルに なると、PIO 内部にラッチされていたデータが、チャネル A のポートに出力される。

(4) 外部からのストローブ(ASTB) 信号が H レベルに 戻ると, その立ち上がりでレディ(ARDY)が L レ ベルに戻る。このとき, ポートの割り込みが有効な 状態ならば, チャネル A から割り込みが発生する。

▶ PIO 入力

- (5) 外部からデータをチャネルAのポート上に乗せた 状態で、ストローブ(\overline{BSTB})信号がLレベルにな る。
- (6) チャネル A のデータが PIO 内部にラッチされる.
- (7) 外部からのストローブ(BSTB) 信号が H レベルに 戻ると、その立ち上がりでレディ(BRDY)が L レ ベルになる。このとき、ポートの割り込みが有効な 状態ならば、チャネル B から割り込みが発生する。
- (8) CPU がポートのデータを読み出すと、レディ (BRDY)が H レベルに戻る。

以上のように Z80PIO のモード 2 は、A/B 両チャネルのレディ (ARDY/BRDY) とストロープ (ASTB/BSTB) を使用します。

またチャネルAがモード2のとき、ポートBはモード3でしか動作できません。

モード2の動作タイミングを図6に示します。

● Z80PIO モード 3(ビット・モード)

モード3はビット・モードという名前がついているように、ポートのビットごとに入力と出力の設定が可能で、モード0~2のような、レディ/ストローブなどのハンドシェイク線を使用しないため、いつでもポートの入出力ができるモードです。

ビットごとに入出力を設定できるといっても、Z80のI/O命令は8ビットごとにしか入出力できません。このときポートへのリード命令に対して、入力に指定されたビットはPIOのポートの状態を入力しますが、出力と指定されたビットについては、PIO内部の出力ラッチのデータが読み出され、合成されて1バイトのデータとしてCPUに送られます。

したがって、ポートの全ビットを出力と指定したと

きに、ポートからデータをリードすると、以前に出力 したデータがそのまま入力(リード・バック)されます。

またポートが入力に設定されているとき、RD信号の立ち下がりでポートの入力状態がPIO内部にラッチされるので、いつ変化するかわからない信号でも安定して読み込めます(図7)。

またモード3には、各信号線のビットの状態により割り込みを発生させることができます。つまりハンドシェイク線を使えなくても、例えばビット0とビット2が共にHレベルになったら割り込みを発生させるという指定が可能になります(図8)。

Z80PIO のプログラミング


● PIO のアクセス

Z80PIO は、チャネル A とチャネル B の二つのチャネルがあり、それぞれにデータ・ポートとコントロール・ポートをもっています(表 2).

ここでCPUが、チャネルAのコントロール・ポートに対して書き込みをすると、チャネルAのモード設定や割り込みベクタの設定などができます。またチャネルBのデータ・ポートから読み込み動作を行うと、チャネルBが入力に設定されていればチャネルBのポートの状態が、出力に設定されていれば書き込んだデータがリード・バックして読み出されます。

図9にコントロール・ワードのフォーマットを示します。


〈図7〉モード3のビット入力時



(表 2) Z80PIO の各ポートの選択

B/\overline{A}	C/\overline{D}	選択されるポート
"L"	"L"	チャネル A データ・ポート
"L"	"H"	チャネル A コントロール・ ポート
"H"	"L"	チャネル B データ・ポート
"H"	"H"	チャネル B コントロール・ ポート

〈図 6〉モード 2(バイト入出力モード)のタイミング



● モード 0~2 初期化プログラム

Z80PIO は Z80 周辺 LSI としては比較的単純なものですが、それでもモード設定のプログラミングには気を付けなければならないことがあります。


図 10(a)にモード $0\sim2$ における初期化プログラムの流れを示します。

初期化プログラムで注意することは, 初期化途中で

〈図 8〉 モード 3 の割り込みの AND, OR 条件




(a) ビット0とビット1が"H"でAND条件のとき




(b) ビット2とビット0が"L"でOR条件のとき

〈図 9〉 Z80PIO のコントロール・ワードのフォーマットと初期化の流れ




(a) モード・フード



 $I/O_n=0$ ビットn=出力 $I/O_n=1$ ビットn=入力

(b) データ·ディレクション·ワード




D7 D6 D5 D4 D3 D2 D1 D0 EI × -× × 0 0 1 1 1

(d) インタラプト·コントロール·ワード(その2)




(e) インタラプト·マスク·ワード



(f) 割り込みベクタのフォーマット

〈図 10〉PIO の各モードの初期化プログラムの流れ



割り込みが発生しないように、初期化の先頭で割り込み受け付けを禁止する点です。

またモード1の入力モードでは、初期化しただけでは RDY 端子が H レベルにならず、外部からデータを入力することができません。モード1では IN 命令を入れて RDY 端子を H レベルにします。この IN 命令のことを空読みとも呼びます。読み込んだデータそのものに意味はないので、データは無視してかまいません。

● モード3初期化プログラム(割り込みなし)

いちばん使用頻度の多いと思われる,単純なビット入出力モードであるモード3です。図10(b)に初期化プログラムの流れを示します。モード3では、ビットごとに入出力の設定ができたので、モード・ワードを書き込んだあとにディレクション・ワードが必要になります。そしてインタラプト・コントロール・ワードの最上位ビットを"0"にして書き込めば、割り込みを使わないモード3の設定が完了します。

モード3で割り込みを使わないといっても、モード初期化の途中で割り込みが発生しないように、割り込み受け付けは禁止します。これは、たとえ割り込みを使わなくても、3バイトのデータを書き込まないとモード3の初期化が終了しないからです。このとき、例えば2バイト目を書き込んだとき割り込みが発生し、その割り込みルーチンでもPIOに対してアクセスがあった場合、書き込みシーケンスの順番がおかしくなってしまい、正常に初期化されません。

● モード3初期化プログラム(割り込みあり)

モード3で割り込みを使う設定は少しやっかいです。

割り込みを使う,使わないの設定は,インタラプト・コントロール・ワードのビット7で指定します。これを"1"にすると割り込みを使用します。

モード0やモード1では,RDY 端子や \overline{STB} 端子を制御することで割り込みを発生しましたが,モード3ではこれらの端子は使用しません。よって割り込みのトリガには,データ・ポート8ビットの状態変化をトリガにします。

そのための指定がビット $4\sim$ ビット 6 の指定です。 ビット 4 は MF(マスク・フォローズ)ビットで,この ビットを1にすると,次にコントロール・ポートに書 き込むデータはインタラプト・マスク・ワードであるこ とを示します。

ビット5は、指定したビットがHレベルになったときに割り込みを発生させるのか、Lレベルになったときに割り込みを発生させるのかの指定です。

ビット6は、インタラプト・マスク・ワードで指定した割り込み発生の対象となるビットが複数の場合、すべての端子がビット5で指定したレベルになったら割り込みを発生させるのか、どれか一つでも指定したレベルになったら割り込みを発生させるのかを指定するビットです。

次は、インタラプト・コントロール・ワードのビット 4のMFビットを1にした場合は、インタラプト・マ スク・ワードを書き込みます。

これはデータ・ディレクション・ワードで入力に設定したビットのうち、割り込み発生の対象するビットを 指定するものです。そして最後に割り込みベクタを設 定します。

Z80PIO を割り込みコントローラとして使う


Z80PIO のもつビット・モードの割り込み機能を 用いれば、一つの PIO だけで最高 16 本までの外部 信号の変化による割り込みを発生させることができ ます。

本来ならば多数の割り込みには、割り込みコントローラ用のICを用いるべきですが、8259などの8080系の汎用割り込みコントローラを使ってもZ80のデイジィ・チェーン式の割り込みには対応できません。

また現在では Z80PIO はかなり 低価格な LSI であり、TMPZ84C015 などのワンチップ・マイコンにも内蔵されています。このような面から見ても Z80PIO を割り込みコントローラとして使う方法は有効な場合が多いでしょう。

例として、8251(8080系のシリアル・インターフェ

(図 A) 8251A を Z80PIO に接続し、 割り込みモード 2 で使用する



ース IC)の出力端子を Z80PIO のポート入力に接続して、Z80 の割り込みを用いて送受信するための回路を図 A に示します。

このような手法を用いれば、Z80ファミリのIC として Z80PIO だけでも使い慣れておけば、他の使い慣れた Z80ファミリ以外のIC も Z80のモード 2 割り込みで簡単に利用できるようになります。

Z80PIO の使用上の注意点

Z80PIOには、普段使っているときには気が付かないような問題など、注意すべき点がいくつかあります。そのあたりをちょっと整理しておきます。

● 電源 OFF 時/初期化時の端子の状態の変化

PIO はパワー ON(リセット)時にはチャネル A, B ともに入力に設定されます。ということは、外部からみればすべてハイ・インピーダンス状態になるということです。

通常はこのポートの端子にはプルアップ抵抗を接続し、これによってハイ・インピーダンス状態は H レベルになります。

ここまでは大した問題ではないのですが、つぎに CPUのプログラムが PIO の初期化を開始してモード 設定をするときに、出力と設定されたポートの端子は モード設定後にはすべて L レベルを出力する点に注 意します。

当然,その後に出力データとして"1"を書き込めば出力端子は H レベルになりますが、モード設定直後から"1"を書き込むまでの間は、どうしても L レベルが出力されてしまいます。

これは、短くすれば数 μ s 程度の一般には短いと考えられる時間かもしれませんが、場合によっては 0.1 μ s でも L レベルが出ると困ることも多くあります。


この問題には図 11 に示すような回路で対処する方法があります。これには(a)から(e)まで五つの方式を示しています。図(a)は、ポートからバッファ IC (LS07)を接続していますが、これにプルダウン抵抗を付加することで初期値は L レベルとなります。

図(b)は、初期値 H レベルを得るためにバッファではなくインバータを入れています。しかしこのインバータの出力回路の構成から、電源が入っていないとしレベルを出力してしまうので、これではまだ問題が残ります。

図(c)は、トランジスタを用いてオープン・コレクタで出力しています。これならば初期状態でHレベルが出力され、さらに電源OFF時もトランジスタはOFFなので、コレクタの先に接続された回路には影響を与えません。

図(d)も同様の考え方で、ダーリントン・トランジスタ・アレイによるものです。比較的大電流のドライブ向きです。ただし一般にダーリントン・トランジスタ・アレイは LS-TTL ほど高速ではありませんし、飽和電圧がやや高い(約 1.5 V)ことなど多少注意すべき点もあります。とはいっても ULN2003/2083 などは還流用などにも使えるダイオードも内蔵していますし、リレーなどを直接駆動するならばこの方法はかな

〈図 11〉停電時/初期化時に不必要な信号を出さないために



り有効だと思います。

最後に図(e)に最も一般的と思われる方法を示します。 基本的に図(c)と同様の考え方のもので、オープン・コレクタの TTL を使っています。まとまったポート出力がある場合にはこのように TTL を使ったほうがスマートになる場合が多いと思います。

● モード2で、チャネルBがビット・モードのとき

モード 2(バイト入出力モード)で、チャネル A、B の割り込みルーチンで送受信をしているとき、チャネル B でモード 3 のビット・モードの割り込みを使用することはできません。

これは、ポートBのストロープ入力による割り込みとビット・モードの割り込みとを区別できない場合があるからです。


コラム(p.98)に示すように、Z80CPUに Z80ファミリではない LSI を接続し、割り込みで使用するときなど、割り込みコントローラのない Z80 では PIO などの未使用ピンを割り込み発生源に使用するというテクニックがあります。

モード 2 のとき,チャネル B をビット・モードの割り込みで使いたいときは,モード 2 の入力によるチャネル B の割り込みと,ビット・モードでの割り込みを,きちんと区別できるような回路を設計する必要があります.

● モード 3(ビット・モード)の割り込みはエッジ・センス

ビット・モードの割り込みは H レベルや L レベルで 発生するのではなく、L レベルから H レベルへの立 ち上がりか、あるいは H レベルから L レベルへの立 ち下がりで発生します。

つまり、立ち上がりエッジで割り込みするようにプログラムしてある場合は、いったんLレベルから H



レベルに立ち上がったときに1回だけ CPU に割り込みがかかります。その後、再びLレベルに戻ってから、またHレベルに立ち上がらない限り CPU に割り込みはかかりません。

● モード 3(ビット・モード)の OR 条件で割り込みを 使用する場合

Z80PIOをモード3のOR条件で割り込みを使用する場合、ちょっと面倒な問題があります。それは、OR条件になっているビットの中でどのビットの変化によって、割り込みが発生したのかを判定するための完全な情報を Z80PIO が返してくれないことです。

判定はポートのデータを読んでビットの状態を見れば良いのですが、例えばある二つのビットの、どちらかが H レベルになれば割り込みがかかるというようにプログラムしてある場合、どちらのビットも"1"(つまり H レベル)だったときなどです。どれが変化のあったビットなのかを確実に調べることは、割り込み先のプログラムだけでは不可能です。

このような場合、完全に判別できるように独立した割り込みベクタを発生できるように Z80 ファミリを1個追加するなど、システムを変更するのが理想的といえば理想的ですが…。筆者ならこうするという方法を次に示します。

▶ Z80CTC など別の割り込みに利用できる入力端子 を利用する

Z80CTC には 4 チャネルのカウンタ入力があり、これらを用いることで 1 個の Z80CTC につき、4 入力までの割り込みを正確に発生することができます(詳しくは第 8 章を参照)。

▶ プログラムで一定周期ごとにポートの入力信号を 監視する

Z80PIO の割り込みは使用せず、Z80CTC などのタイマ割り込みを一定周期で発生させ、そこで定期的に



PIO の端子をチェックするということです。ただし、 当然タイマ割り込みによるプログラム処理のオーバ・ ヘッドが多少あります。また最大の問題は信号の変化 から判定までの時間の遅れが、タイマ割り込みの周期 の時間だけ遅れることです。

▶ チャネル A/B とも、ビット・モードで割り込みを 使用

これは両チャネルの入力端子はともに同様の接続をして、チャネル A は H レベル条件(立ち上がり)で割り込みをかけ、チャネル B は反対に L レベル条件(立ち下がり)で割り込みをかけるようにする方法です。

これならば、Z80CTC などを使わずに済みます。しかしポートを余計に使用することや、プログラム処理のオーバ・ヘッドを考えるとあまり現実的な方法ではないでしょう。

Z80PIO の応用例

● ディップ・スイッチ入力と LED 出力

まずは、4 ビットのディップ・スイッチ入力と4 ビットの LED 出力を行う例から示します。回路例を図12 に、プログラム例をリスト1 に示します。

動作は単純にチャネル Bのディップ・スイッチから 入力したデータをチャネル A に出力するだけのもの です。チャネル A, Bともに下位 4 ビットだけを使用 していますが、この例では上位 4 ビットは未使用なの で、プログラムでは特に意識せずに 8 ビット入力して そのまま 8 ビットを出力しています。

Z80PIO はモード 3(ビット・モード)で使用します。

割り込みなどは一切使用しません。

Z80PIOの使い方としては、このピット・モードが 最も多いのではないかと思います。 Z80PIO の基本中 の基本です。

●セントロニクス準拠プリンタ・インターフェース(出力)

Z80PIO はチャネル A をモード 0(出力モード)で使用します。チャネル B はこの例では未使用です。割り込みはチャネル A で使用しています。


回路例を図 13 に、プログラム例をリスト 2 に示します。


CPU がデータを PIO に書き込むと,まず ARDY 端子が H レベルになります。これをトリガとしてワ ンショット・マルチバイブレータを使ってプリンタに 書き込みクロック(ストローブ)を出力します。

プリンタ側では書き込みクロックが入力されると BUSY 端子を H レベルにし、1 文字受信処理の終了 で L レベルに戻します。これが PIO の $\overline{\text{ASTB}}$ に入力 されているので、割り込みが発生し、次の印字データの出力となるわけです。

このプログラムを実行すると、プリンタに "Hello

〈図 13〉 Z80PIO をモード 0 で使ったプリンタ出力回路の例







〈リスト 2〉 Z80PIO をモード 0 で使ったプリンタ出力プログラムの例

OAD EQU				/ 夕出力ルーチン		
	1Ch :PIO Ac	h Data	PRN OUT:	У ШИТ У С		
OAC EQU	1Dh ;PIO Ac	h Ctrl	PUSH	AF		
			PRN LOOP:	Ai		
ORG	0		LD	A, (PRN_BUSY)	;BUSYフラグ チェック	
DI			OR	A (FRN_BUST)	, BUSI 2 2 2 2 2 2 2	
LD	SP, 0		JR	NZ, PRN_LOOP		
22	01,0					
PIO	刃期化		LD	A, 255	BUOV	
DI	7379110	:割り込みモード設定	LD	(PRN_BUSY), A	:BUSYフラグ セット	
IM	2	、割り込みと一下設定	POP	AF	;印字文字データ	
LD	A, HIGH PIO_INT		OUT	(PIOAD), A		
LD	I. A		RET			
LU	1, n			m. s		
LD	A. 00001111B	:P10 € - F0		信割り込みルーチン		
OUT		:1010	PIO_ACH:			
	(PIOAC), A	affect to 11 or Admired to or	PUSH	AF		
LD	A, 10000111B	:割り込み使用する	XOR	A		
OUT		AND 11 W	LD	(PRN_BUSY), A	;BUSYフラグ クリア	
LD	A, LOW PIO_INT	:割り込みベクタ設定	POP	AF		
OUT	(PIOAC), A		EI			
			RETI			
XOR	A	:ワークエリア初期化				
LD	(PRN_BUSY). A		割り込	ムみベクタ・テーブル		
			ORG	(\$+1) AND OFFFE		
EI			PIO INT:			
LD	HL, PRN_DATA		DEFW	PIO_ACH		
DP: LD	A, (HL)	:文字データ	Dui w	1.10_11011		
INC	HL		PRN_DATA:		:テスト印字データ	
OR	A		DEFB	"CQ! CQ!", 13, 10		
JR	Z, PRN END		DELD	og: og: , 13, 10	, 0	
CALL		・プリンタ出力	ODG	000011	DAMES Left	
	LOOP	1 2 2 2 14/2		8000H		
	2001				(R021) 20	
			DELZ	U		
HALT		· CPII CE IL	n.v.			
JR N_END: DI	L		00P		PRN_BUSY: DEPS 0	PRN_BUSY: ;BUSY 7 7 7

<図 14> 二つの CPU 間 データ通信の 回路例と タイミング





オリジナル+α の Z80PIO

シャープ製の CMOS 版 Z80PIO(LH5081L)は、オリジナルのザイログ製 Z80PIO にはない、PIO のモードや STB 入力端子や RDY 出力端子の状態を読み出す機能が拡張されています。オリジナルのZ80PIO では、各チャネルのコントロール・ポートは書き込み専用で、読み出しができませんが、シャープ製の Z80PIO ではどちらのチャネルのコントロール・ポートでも両方のチャネルの状態を読み出せます(図 B)。これを使うとモード 3 で使用する場合、ASTB と BSTB の入力が 2 ピット増えることになります。



```
基本定数
                                                                                                                       : 一度データを空読みする
:受信未処理
: フラグ = 0 (処理済)
:PB0=1 (受信可)
       動作環境に応じて修正
                                  :スタック&割り込みベクタ開始アドレス
:PIO-A〜 割り込みベクタ開始アドレス
:PIOボートAデータ
:PIOボートAコントロール
:PIOボートBデータ
:PIOボートBコントロール
INTVEC
                                                                                             KOL
                 0F000h
        equ
                                                                                             ld
                                                                                                      (rxflg), a a. 00000001b
INTPIO
        equ
                 INTVEC+00h
                                                                                                      a, 00000000
(PIOBD), a
PIOAD
        egu
                 PIOAD+1
PIOAC
        equ
                                                                                             ret
PIORD
        equ
                 PIOAD+2
PIOBC
                 PIOAD+3
        equ
                                                                                                    ト送信
                                                                                             1111
                                                                                     CmmOut:
TwoCpuTest:
                                                                                             14
                 初期化 (スタック&割り込み設定)
;ベクタ書き換え等のため割り込み禁止
sp. INTVEC ;スタック・ポインタを初期化
                                                                                                                      ;b= データ
)かつ送信可(PB4=1)まで待つ
                                                                                    co10 -
                                                                                                        (PIOBD)
        ld
ld
                 a, high INTVEC
i, a
                                                                                                                       :PB0=1 なら送信完了
                                                                                             jr
bit
                                                                                                         co10
         14
                                                                                                                       ·PR4=1 なら送信司
        im2
                                                                                                         co10
                                                                                             jr
                 CPU間通信のための初期化
        ld
                                                                                                        ータ送信
                     INTPIO
                                                                                                      0, a
(PIOBD), a
                                                                                                                       :PB0=0 (受信不可)
        call
                 Cmmlnit
                                                                                             out
                                  :割り込み許可が必要
                                                                                                                       :a= データ
                                                                                                      (PIOAD), a
        ;..... C P U 間通信テスト (Z80P10側)
; 00h~FFhを順に送信して受信のくりかえし
                                                                                             out
        id
                 a, 00h
                                                                                             1 バイト受信 -
tm20:
                                                                                    Cmmln:
                 CmmOut
          call
                                                                                                      受信未処理フラグ (rxflg) がセットされるまで待つ
(受信割り込み待ち)
          call
                 CmmIn
                 af
         pop
                                                                                                      hl, rxflg
        inc
                                                                                                                       · a=0
        jr tm20
                                                                                             TOX
                                                                                    ci10:
                                                                                                      (hl)
                                                                                                      Cillo
受信データ(rxdata)取得して rxflg=0 にクリア
(hl), a ;rxflg=0
        CPU間通信制御モジュール = CPU間通信のための初期化 -
                                                                                             id
                                                                                                                       ;rxflg=0;a= データ
                                                                                                      a, (rxdata)
                 送信/受信の割り込み先をベクタに書き込む
                                                                                             ret
                     txint
                 (ix+0), e
(ix+1), d
                                  :P10-A 割り込みベクタ内へ: txint アドレスを書き込む
         1d
                                                                                             送信完了割り込みルーチン .....
                                                                                    txint:
                 de, rxint (ix+2), e (ix+3), d
                                                                                             push
                                                                                                      a, (PIOBD)
                                  :P10-B 割り込みベクタ内
                    x+3), d ; rxint アドレスを書き込む
I O ポートA の初期化
10001111b ;モード2 に設定
                                                                                             set
                                                                                                                       :PB0=0 (受信可)
        ld
                                                                                                      (PIOBD), a
                                                                                             out
        id
                a, 1000...
(PIOAC), a
a, 10000111b
                                                                                             pop
                                                                                             ei
        out
                                                                                             reti
                                  :割り込みを使用 (ポートA:送信)
        1d
                 a, 10000111
(PIOAC), a
        out
                                                                                             受信割り込みルーチン .....
        nush
                                                                                    rxint:
                                                                                             push
                 de
                                  :de = ix
        pop
ld
                                                                                             ld
                                                                                                                       :rxflg=1
                a, e
(PIOAC), a
(PIOボートBの初期化
a, 11001111b
(モード3に設定
                                                                                             ld
                                                                                                      (rxflg), a
                                    ポートA割り込みベク
        out
                                                                                                     a, (PIUAD,
(rxdata), a
                                                                                                         (PIOAD)
                                                                                                                       :データ受信
        id
                                                                                             ld
                                                                                                                       :rxdata =
                                                                                                                                 受信デー
        out
1d
                 a, 11110000b
(PIOBC), a
                                                                                             pop
                                  ;ビット7~4:入力,ビット3~0:出力
                                                                                             ei
        out
                                                                                            reti
                    10110111b
        ld
                a, 101.
(PIOBC), a
a, 111111111b
                                  ;割り込みを使用 (ポートB:受信)
        out
ld
                                                                                                     8000h
                                                                                            org
モジュー
                                  ;ビット割り込みは使用しない(できない)
                                                                                                     ル用変数
                                                                                    rxflg: defs
        out
                                                                                                                        受信未処理フラグ (0:処理済)
        inc
                                                                                    rxdata: defs
        inc
                de
                 a, e
(PIOBC), a
        out
                                  ;ポートB割り込みベクトタ
                 a (PIOAD)
        in
                                  :BRDY=H にするために
```

Printer!" と1行だけ印字します。このプログラムは最初の1文字目の出力以降は、必要なときだけ PIO 割り込みで出力するようになっているので、印刷処理に費やされる時間の無駄が最小限に抑えられています。

またリストをみるとわかりますが、PIOの初期化ルーチン PrnInit を呼び出すときに、IX レジスタに割り込みベクタ・テーブルのアドレスを入れて呼び出しています。そして RAM 領域に割り込みベクタを設定しています。これも初期化のテクニックの一つです。

● 二つの CPU 間でのデータ通信

Z80PIO はモード 2(双方向モード)で使用します。 割り込みは出力にチャネル A, 入力にチャネル B と 両方のチャネルを使用します。

プロック図を図 14 に、プログラム例をリスト3 に示します。

一般的には片側だけ Z80CPUで、もう片側はまったく別の CPU や DSP などの場合が多いと思います。 そのような場合でも、8 ビットのデータ・バスと書き込みクロックと読み出しクロックが取れれば、ほとんどの CPU でインターフェースがとれるでしょう。当然ハンドシェイクのタイミングなどは注意してプログラムする必要があります。

ここにあげた回路は、いずれも距離が十数 cm 程度 のごく短い間の通信用です。数十 cm のケーブルなど を用いて距離をのばしたい場合は、バッファを付加す るなどの対処は必要です。

●参考文献●

- (1) VOLUME 1 DATABOOK, MICROPROCESSORS AND PERIPHERRALS, ZILOG.
- (2) Z80 Family User's Manual, ZILOG.

時間を計ったりクロック数を数える

Z80CTCの使い方

野口智樹

Z80CTC の概要

● Z80CTC とは

Z80CTC(Counter Timer Circuit)は4個の8ビット・カウンタからなるLSIです。システム・クロックを基準にして一定時間ごとに割り込みをかけたり、外部からのクロック数をカウントしたりできます。

Z80CTC は、次のような特徴があります。

- ・4個の各チャネルはそれぞれ独立してカウンタまた はタイマ・モードで動作できる
- 各チャネルはシステム・クロックを1/16または1/ 256するプリスケーラを内蔵(タイマ・モードでのみ 有効)
- ・Z80CPUのモード2割り込みに対応(割り込み優先順位はチャネル0が最高,チャネル3が最低)
- ・各チャネルのゼロ/タイム・アウト出力は、ダーリントン・トランジスタをドライブ可能
- ・カウンタ・モードまたはタイマ・モードいずれの場合 にも、CPUからカウンタの内容を読み出すことが 可能
- ・タイマ・モード時のタイマ動作の起動用トリガの極 性をプログラム可能
- ・カウンタ・モード時のカウント動作のトリガの極性 をプログラム可能

● 内部ブロック図,ピン配置

Z80CTC のブロック図を図1に、ピン配置を図2に、図3と表1に電気的特性やタイミングを示します。

CPUとの接続についてはすでに説明しているので 省略します(第4章参照).

外部との入出力に使われる端子は、外部クロックまたはトリガ入力である $CLK/TRG_0\sim CLK/TRG_3$ と、カウント終了出力である $ZC/TO_0\sim ZC/TO_2$ となります。


ピン配置をみるとわかりますが、Z80CTC のチャネル3には、ZC/TO 出力がありません。これはピン数の制限によるものと思われます。また 44 ピンであるはずの QFP についても、チャネル3の ZC/TO 出力はありません。


Z80CTC の各種モード

Z80CTCには大きく分けて、システム・クロックを 基準クロックとして動作するタイマ・モードと、外部 クロックを基準に動作するカウンタ・モードの二つが あります。

● Z80CTC カウンタ・モードの動作

カウンタ・モードでは、CTC は CLK/TRG 入力信号のエッジによりダウン・カウント動作をします。エ





ッジの極性(立ち上がりか立ち下がり)はプログラムで 指定できます。


Z80CTC は、プログラムで指定された極性のエッジを検出すると、カウント値を-1 します(ダウン・カウント).

ここでカウント値が0になると、該当するチャネルの2C/TO出力ピンが1.5システム・クロックの間だけHレベルになります。このとき、CPUにゼロ・カウントの意味をもった割り込みをかけることができます。

なお、カウント可能な外部クロックは、Z80CTC内部がハードウェア的に8ビットのカウンタなので、2の8乗、つまり256までです。これを越えるカウントをしたい場合には、ゼロ・カウント割り込みなどを用いてソフト的に桁上げしたり、二つのカウンタをカスケード接続します。


また外部クロック周波数は、システム・クロック周波数の1/2以下でないと、正常にカウントできません。

図 4(a)に Z80CTC カウンタ・モードの動作タイミングを示します。



● Z80CTC タイマ・モードの動作

タイマ・モードでは、システム・クロックをまずプリスケーラに入力し分周します。そしてこの出力をカウント・ダウンします。プリスケーラは 1/16 または 1/256 を選択できるので、システム・クロックを ϕ とすると、1/16 の場合は 16ϕ ~ 4096ϕ で、1/256 の場合は 256ϕ ~ 65536ϕ の範囲でカウント可能です。



またカウントがゼロになった時点で割り込みをかけることができ、カウンタがゼロになると自動的に時定数レジスタ(タイム・コンスタント・レジスタ)からカウント値をロードし、ふたたびカウント・ダウンを始めます。

さらにタイマ・モードには次の二つのカウント開始 方法がプログラムで指定できます。

- (1) チャネルの初期化と同時にタイマ動作を開始
- (2) CLK/TRG 入力にトリガ信号が入力されるとタイ

マ動作を開始

また、この CLK/TRG ピンへのトリガ入力信号の極性もプログラムで指定できます。

図 4 (b)に Z80CTC タイマ・モードの動作タイミング を示します。これを見るとわかるように,出力クロックのデューティは 50 %ではありません。

またトリガによるカウント開始のようすを図5に示します。このように単なるシステム・クロックの分周だけでなく、外部からのトリガ・クロックによりダ

〈表 1〉 Z80CTC の電気的特性とタイミング

記号	項目	測定条	件	最小	最大	単位
V_{ILC}	クロック低レベル入力電圧		-0.3	+0.45	V	
V_{IHC}	クロック高レベル入力電圧			$V_{cc} - 0.6$	$V_{cc} + 0.3$	V
$V_{I\!L}$	低レベル入力電圧(除くCLK)			2.2	V_{cc}	V
V_{IH}	高レベル入力電圧(除くCLK)			-0.3	0.8	V
V_{OL}	低レベル出力電圧	$I_{oL} = 2.0 \text{mA}$			0.4	V
V_{OH1}	高レベル出力電圧(I)	$I_{OH} = -1.6 \text{mA}$		2.4		V
V_{OH2}	高レベル出力電圧(II)	$I_{OH} = -250 \mu A$	$I_{OH} = -250 \mu A$			V
I_{LI}	入力リーク電流	$V_{SS} \leq V_{IN} \leq V_{CC}$	-10	10	μΑ	
I_{Lo}	フローティング時 3ステート出力電流	$V_{SS} + 0.4 \le V_{OUT} \le V_{OUT}$	-10	10	μА	
I_{OHD}	ダーリントン駆動電流	$V_{OH} = 1.5 \text{V}, R_{EXT} = 2\text{C/TO}_0 \sim 2\text{C/TO}_2$		-1.5	-5.0	mA
		$V_{cc} = 5V$	6MHz 版		8	
I_{CC1}	電源電流(動作時)	$f_{CLK} = 1/T_{cC}$ $V_{IH} = V_{IHC}$	8MHz 版		10	mA
		$= V_{cc} - 0.2 \text{V}$ $V_{lL} = V_{lLc} = 0.2$	10MHz 版		12	
Icc2	電源電流(静止時)	$V_{cc} = 5V$, $CLK = V_{cc}$ $V_{tt} = V_{tt}c = 0.2V$			10	μА

(a) Z80CTC の電気的特性

番号 記号		項目	6MHz版		8MHz版		10MHz 版		
HL 2	nL 7	У Д — В		最小	最大	最小	最大	最小	最大
19	$T_{dC(INT)}$	クロック立ち上がりから INT 立ち下か	りまでの遅延	$T_{cc} + 120$		$T_{cc} + 100$		$T_{cc} + 80$	
20	T_{dCLK}	CLK/TRG 立ち上がりから INT 立ち	T _{SCTR(C)} を 満足する場合	19+26		19+26		19+26	
20	1 dCLK	下がりまでの遅延(カウンタ・モード)	T _{SCTR(C)} を 満足しない場合	1+19+26		1+19+26		1+19+26	
21	T_{cctr}	CLK/TRG 周期		2 Tcc		2 Tcc		2 Tec	
22	T_{rCTR}	CLK/TRG 立ち上がり時間			40		30		30
23	T_{fCTR}	CLK/TRG 立ち下がり時間		40		30		30	
24	T_{wctri}	CLK/TRG 低レベル・パルス幅	120		90		90		
25	T_{wCTRh}	CLK/TRG 高レベル・パルス幅	120		90		90		
26	T _{SCTR(Cs)}	即時カウントに要するクロックの立ち CLK/TRG のセットアップ時間(カウン	150		110		90	-	
27	T _{SCTR(Ct)}	プリスケーラの即時起動に要するクロー に対する CLK/TRG のセットアップ時 ド)	150		110		90		
28	T _{ac(zc/Tor)}	クロック立ち上がりから ZC/TO 立ち上がりまでの遅延			140		100		80
29	T _{dC} (ZC/TOf)	クロック立ち下がりから ZC/TO 立ち下がりまでの遅延			140		100		180

(b) Z80CTC の入出力端子のタイミング(単位:ns)


Z80CTC のプログラミング

● Z80CTC へのアクセス

Z80CTC は CS_0 と CS_1 の 2 本のチャネル・セレクト 端子があり、それぞれ表 2 のようにチャネル 0~チャネル 3 までを選択します。

チャネルを選択し書き込み動作をすると、そのチャネルのコントロール・ワードを設定することになります。また読み出し動作をすると、そのチャネルのカウンタ値を読み出します。

〈図5〉外部トリガを使ったタイマ・モード



● Z80CTC のモード設定のプログラミング方法

図6にコントロール・ワードのフォーマットを示します。タイム・コンスタントとは、カウント・ダウンを 開始するときの最初の値です。


図7に Z80CTC の初期化プログラミングの流れを示します。これは、Z80CTC のモード設定の一般的な流れなので、これにしたがったモード設定を行えば問題になることはないでしょう。

最初にいきなり割り込みベクタを書き込む点を不思議に思う方もいるでしょう。 Z80 の割り込みベクタは 偶数番地を指定する必要があるので,必ず最下位ビットが"0"になります。 CTC に対してのコントロー

〈表 2〉 Z80CTC の各ポートの選択


CS ₁	CS _o	セレクトされ るチャネル	CPU の 動作	CTCの動作
"L"	"L"	チャネル 0	リード	カウント値読み出し
L	L	ナヤイルリ	ライト	コントロール・ワード書き込み
"L"	"11"	チャネル1	リード	カウント値読み出し
L	п	ナヤイル 1	ライト	コントロール・ワード書き込み
"H"	uT "	チャネル 2	リード	カウント値読み出し
п	L		ライト	コントロール・ワード書き込み
"H"	411"	チャネル3	リード	カウント値読み出し
11	17		ライト	コントロール・ワード書き込み

(図 6) Z80CTC のコントロール・ワード




D ₂ ロード・タイム・ コンスタント	D ₁ リセット	重力
0	0	現在の動作を継続
0	1	現在の動作を停止
1	0	ダウン・カウンタの内容 が0になった後,新しい時間定数がロードされる
1	1	現在の動作が停止し, ただちに新しい時間定 数がロードされる

(a) チャネル·コントロール·ワード



(b) タイム·コンスタント·ワード



(c) 割り込みベクタのフォーマット (チャネル0のみ)

ル・ワードは最下位ビットを"1"にするので、区別がつくわけです。


ここでコントロール・ワードのリセット(D₁)について説明します。これはCTCのカウント動作を停止させるか、継続させるかの設定です。これをセットしていると、システム・クロックが入力されても外部からクロックが入力されても、カウント動作は止まったままになります。

またロード・タイム・コンスタント (D_2) ビットとの組み合わせでは、すでに設定してあるダウン・カウンタが 0 になってから、新しく設定したタイム・コンスタントがロードされ、カウントを始めるようになります (図 8).

● 割り込みベクタの設定

Z80CTC は割り込みベクタの設定をチャネル 0 に対してのみ行うことができます。チャネル 0 以外の割り込みベクタは、チャネル 0 に書かれたベクタのうち図

〈図 7〉 Z80CTC の初期化の流れ



〈リスト 1〉ボーレート・クロック設定プログラム




6(c)に示すように、ビット2とビット1がチャネルごとに自動的に設定されます。

ただし、チャネル0 に割り込みベクタとして設定された値に+2 されたアドレスがチャネル1、+4 されたアドレスがチャネル2…と考えるのは誤りです。


CTC 内部では、ビット1とビット2にどんな値が入っていようとも、チャネル0なら"00"で、チャネル2なら"10"と置き換えてベクタを出力します。

よって CTC の割り込みベクタ・テーブル・アドレス としては、アドレスの下位 3 ビットが"0"になるア ドレスを先頭にして、チャネル 0 から 3 までを順番に 並べなければなければなりません。


〈図8〉 コントロール・ワードの Doと Diの関係



(a) リセットD2="0"のとき



〈図 9〉シリアル通信用ポーレート・クロック生成の回路例



Z80CTC の応用例

● シリアル通信ボーレート・クロック生成

これは Z80CTC としてはもっとも使用頻度が高い 用途ではないでしょうか。回路例が図9で、プログ ラム例はリスト1です。

すでに説明したようにタイマ・モードであっても Z80CTC の出力はデューティ 50 %ではないので, 8251 などの送受信クロックとしてはそのままでは使えません。50 %のデューティにするために, フリップフロップを一つ追加して 2 分周してから 8251 に接続します。もちろんこの場合には, Z80CTC の出力周波数を 2 倍にして考える必要があります。

Z80SIO を使う場合はそのまま ZC/TO 出力を送受信クロック端子に接続してだいじょうぶです.

CTC の分周値の計算式は次式となります。

システム・クロック÷(ボーレート×SIO 倍率)÷16 例えばシステム・クロック 9.8304 MHz, プリスケーラ 1/16, 通信速度 9600 bps, SIO のクロック倍率× 16 とした場合,

 $9830400 \div (9600 \times 16) \div 16 = 4$

つまり、 $9.8304 \, \text{MHz} \div 16 \div 4 = 153600 \, \text{Hz}$ のクロックが出力されます。

● インターバル・タイマ

この例も CTC の代表的な使用例といえるものです。 インターバル・タイマとは、一定周期ごとにかかるタイマ割り込みのことです。タイマ割り込みそのものにハードウェアはとくに必要ありません。リスト2にプログラム例を示します。

例えば 1/60 秒ごとにポートをチェックしたいなど のときに応用します。リスト中のタイマ割り込みルー チンに処理を埋め込めばよいだけです。

● 回転数測定

Z80CTCは、ハードウェア的には8ビットのカウン

基本定数 動作環境に応じて修正 INTVEC equ スタック&割り込みベクタ開始アドレス CTC ChO~ 割り込みベクタ開始アドレス OFOOOh INTETE equ TINTCYC equ b4 タイマ割り込み周期の定数 cseg 初期化 (スタック&割り込み設定) :ベクタ書き換え等のため割り込み禁止 sp, INTVEC :スタック・ポインタを初期化 a, high INTVEC ; 1d バル・タイマのための初期化 ix. INTETE iy, intsv c, TINTCYC call Timlnif ;+++++ インターバル・タイマ割り込みルーチン ++++++++ 割り込み毎にスイッチを一瞬ONしてOFF push intsv: ここに何らかのタイマ割り込みルーチンを書き込む pop reti ;====== インターバル・タイマ・モジュール ==== ;----- インターバル・タイマのための初期化 -Timlnit: CTCO 設定 push pop de ;de = ix a, e (CTCO), a :CTC 割り込みベクタ out push ;de = iy ;CTC ChO 割り込みベクタ内 ld (ix+0), e (ix+1), d : timint アドレスを書き込む :割り込みあり タイマ・モード 1/256 a, 10100111b (CTC0), a 1d out ;タイム・コンスタント (CTCO), a out ret

タですが、最近では16 ビットのカウンタがマイコン 用カウンタ IC としては主流のようです。とはいって も、8 ビットで困ることはほとんどありません。それ は、プログラムで適当に桁上げしてあげれば簡単に 16 ビットでも32 ビットでも拡張できるからです。

Z80CTC を割り込みコントローラとして使う

Z80PIO の章でも少し触れましたが、Z80CTC の 未使用カウンタを使って、Z80 以外の LSI を Z80 のモード 2 の割り込みで使うことができます。

Z80CTC には 4 チャネルのカウンタ入力があるので、これらを用いることで 1 個の Z80CTC につき 4 入力までの割り込みを発生することができます。

Z80CTC はカウンタ・モードに設定し、タイム・コンスタント・レジスタに1を設定しておけば、割り込みエッジ入力後にカウント値が0になって、CPU

に対して割り込みが発生します。

また都合の良いことに、Z80PIOと同じように割り込み入力信号のエッジをプログラムで指定することができます。

さらに二つ以上の割り込み入力信号が同時に入った場合なども、Z80CTCの各チャネルは独立して割り込みベクタを出力するので問題ありません。このような場合も、割り込みの優先順位はチャネルりが最優先となります。

```
・・・・・ 基本定数 ・・・・・・・
動作環境に応じて修正
INTVEC equ
INTCTC equ
CTCO equ
                                          :スタック&割り込みベクタ開始アドレス
:CTC Ch0~ 割り込みベクタ開始アドレス
:CTC Ch. 0
:CTC Ch. 1
:600Hz周期タイマ割り込みの定数
; (RpsInit: の説明を参照)
                     INTVEC+10h
                     10h
T600HZ equ
RpsTest:
                     初期化(スタック&割り込み設定)
:ベクタ書き換え等のため割り込み禁止
sp. INTVEC :スタック・ポインタを初期化
          di
                    a, high INTVEC
           im2
                     回転数測定のための初期化
          ld
ld
                     RpsInit
          ei
                    現在の回転数(rps)を表示
RpsGet : 回転数が h1 に格納
DispHL : h1 を表示
tst10 : くりかえし
tst10:
         call
          call
          ir
;===== 回転数測定モジュール ===================
          モジュール用定数 ......
equ 600
                                           :測定周期 [600=1秒:rps]
mtime
          equ 600
回転数測定のための初期化
RpsInit
                     変数初期化
                    发致初期1C
hl, mtime
(rrem), hl
hl, 0
(rcnt), hl
(rps), hl
CTCO 設定
          ld
ld
          push
          pop
                                          ;de = ix
                    a, e
(CTCO), a
de, timint
(ix+O), e
(ix+1), d
          out
ld
ld
ld
ld
                                          ;CTC 割り込みベクタ・ワード
                                          :CTC ChO 割り込みベクタ内へ
: timint アドレスを書き込む
:割り込み有、タイマモード、1/256
                     a, 10100111b
(CTCO), a
          out
                    a, c
(CTC0), a
CTC1 設定
a, 01000111b
(CTC1), a
                                          ;タイムコンスタント
          out
          id
                                          :割り込み無、カウンタモード、立ち下がり
          out
          1d
                                          :タイムコンスタント
                     (CTC1), a
          out
          ret
```


timint:		測定(タイマ割り	
	push	af bc	
	push	de	
	push	hl	
	ild	de, (rrem)	
	ld	a. d	
	or	е	rrem=0 ならば
	jr	z, ti50	:回転数を決定
	dec ld	de (rrem), de	;rrem ← rrem-1
		カウント	
	ld	hl, (rcnt) a, (CTG1)	
	in		
	ld ld	b, a a, (prvcnt)	:1つ前のカウント-現在のカウント
	sub	b	の結果を a に代入する
	ld	e, a	,
	ld add	d. 0	
	ld	hl, de (rent), hl	;カウント累計 (rent) に16bit加算
	ld	a, b	
	ld	(prvent), a	;1つ前のカウント←現在のカウント
ti50:	jr	ti90	たので回転数を決定
1100.	ld	hl. (rent)	ためて回転数を伏足
	ld	(rps), hl	;rcnt値がそのままrps値となる
	ld	h1. 0	
	ld ld	(rent), hl hl, mtime	;次回の割り込みのために
	ld	(rrem), hl	: rremを再設定
ti90:			
	pop	h1 de	
	pop	bc	
	pop	af	
	ei reti		
RpsGet:	回転数	測定値取得	
inp a d o c i	ld	hl. (rps)	:現在の決定値をそのまま返す
	ret		
:		8000	;RAM 領域
rrem:	モンュ	ール用変数 defs 2	:最終値決定までの割り込み回数残り
rent:		defs 2	:現在までの回転カウント累計
rps:		defs 2	; 測定回転数(最終値)
prvent:		defs 1	:1つ前のCTCカウント値

回路例を図 10 に、プログラム例をリスト 3 に示します

このプログラムでは、チャネル0は一定周期のタイマ割り込みとして用い、チャネル1を回転クロック・カウンタとして用いています。

ポイントは、チャネル1のカウント値をチャネル0のタイマ割り込みごとに、16 ピットのカウント値に桁上げしていることです。こうすることで一定周期ごとに正確なカウント値を取り込むことができます。周期は600 Hz(0.001666..秒)とプログラムしていますが、この間に256 以上のカウント値が入力されると誤動作してしまうので、計測できる最高周波数が決まります。

〈図 10〉回転数測定の回路例



●参考文献●

- (1) VOLUME 1 DATABOOK, MICROPROCESSORS AND PERIPHERRALS, ZILOG,
- (2) Z80 Family User's Manual, ZILOG.

第9章

シリアル通信の初期化から送受信プログラムまで

Z80SIOの使い方

高見

Z80SIO の概要

● Z80SIO とは

Z80SIO(Serial Input Output)は Z80ファミリのシ リアル通信コントローラ LSIで、1パッケージに独立 した2チャネルの USART (Universal Synchronous Asynchronous Receiver and Transmitter: 汎用同期 非同期送受信器)を内蔵しています。また、SIOは非 同期(調歩同期)から、BSC などのキャラクタ同期、 HDLC などのフラグ同期まで対応できます。 さらに 送受信割り込みはもちろん、DCD や CTS などのモデ ム・ステータスの変化によっても割り込みが可能なた め,ポーリングによるソフトウェアの負担を最小限に


抑えることができます。

SIO は、非同期通信で1.2 Mbps(クロック6 MHz の場合)の高速通信が実現できます。

また SIO と同じザイログ社の汎用(CPUを選ばな い)USARTであるSCCはSIOと上位互換性がある ため、SIOの使い方を知っていれば SCC も難しくは ありません。

以下に特徴を示します。

- ・2 チャネルの独立した全二重 USART
- ・受信は4バイト、送信は2バイトの FIFO 内蔵
- ・ 1.2 Mbps(クロック 6 MHz)までの転送レート対応
- · Z80 ファミリのデイジィ·チェーン割り込みをサポ --
- ・非同期, キャラクタ同期(BSC), フラグ同期




割り込み制御線


〈図 1〉 Z80SIO のブロック図

 $\begin{array}{c}
-\overline{\mathsf{TXC}_{\mathsf{B}}} \\
-\overline{\mathsf{RXC}_{\mathsf{B}}}
\end{array}$ $\begin{array}{c}
\mathcal{C}_{\mathsf{y}} \\
\mathcal{C}_{\mathsf{y}}
\end{array}$

SYNC → W/RDY_B

チャネルB





(注) ICVはVccに接続するかオープンで使用

(b) QFP

(HDLC)が可能

- ・ CRC 生成, チェック機能内蔵
- ・ HDLC/SDLC コンパチブル
- ・ CCITT-X.25 コンパチブル

● ブロック図、ピン配置

図1にSIOのブロック図を,図2にSIOのピン配置を,表1と図3に電気的特性とタイミングを示します.

すでに説明したように、D₀~D₇, IORQ など、 Z80CPUと同じピン名称の端子はCPUと接続します。 IEI, IEO 端子も説明の必要はないでしょう。


B/A 端子はチャネル $A \ge B$ の選択をします。通常はアドレス・バスの A_1 を接続します。C/D 端子はコントロール/データ・セレクト信号で,通常はアドレス・バスの A_0 を接続します。


また DIP 版では、ピン数の制限から接続されていないピンがあることに注意してください。目的とするシステムに合ったボンディング・オプションの SIO を選択します。

SIOレジスタの概要

● SIO のレジスタに対するアクセス

表2にB/AとC/D端子により選択されるチャネルとポートを,表3にSIOの書き込みレジスタおよび読み出しレジスタの概要を示します.





〈表 1〉 Z80SIO の電気的特性とタイミング

記号	項 目	測定条件	最小	最大	単位
V_{ILC}	クロック低レベル入力電圧		-0.3	±0.45	V
V_{IHC}	クロック高レベル入力電圧		$V_{cc} - 0.6$	$V_{cc} + 0.3$	V
V_{IL}	低レベル入力電圧(除く CLK)		2.2	V_{cc}	V
V_{IH}	高レベル入力電圧(除く CLK)		-0.3	0.8	V
V_{oL}	低レベル出力電圧	$I_{OL} = 2.0 \text{ mA}$		0.4	V
$V_{\mathit{OH}1}$.	高レベル出力電圧(I)	$I_{OH} = 1.6 \text{ mA}$	2.4		V
V_{OH2}	高レベル出力電圧(II)	$I_{OH} = -250 \mu\text{A}$	$V_{cc} - 0.8$		V
I_{LI}	入力リーク電流	$V_{SS} \leq V_{IN} \leq V_{CC}$	- 10	10	μΑ
I_{LO}	出力リーク電流	$V_{SS} + 0.4 \le V_{OUT} \le V_{CC}$	-10	10	μΑ
$I_{L(SY)}$	SYNC 端子入力電流	$V_{SS} + 0.4 \le V_{IN} \le V_{CC}$	-40	10	μΑ
	111	$V_{cc} = 5 \text{ V}$ $f_{CLK} = 1/T_{cc}$ 6 MHz 版		10	1
I _{cc1}	電源電流(動作時)	$V_{IHC} = V_{IH}$ = $V_{CC} - 0.2 \text{ V}$ 8 MHz 版		12	mA
		$V_{ILC} = V_{IL}$ = 0.2 V 10 MHz 版	-	15	
I_{CC2}	電源電流(静止時)	$V_{cc} = 5 \text{ V}$ $V_{IH} = V_{IHC} = V_{cc} - 0.2 \text{ V}$ $V_{IL} = V_{ILC} = 0.2 \text{ V}$		10	μΑ

(a) 電気的特性

番号	記号	項目	6 MI	Hz 版	8 MHz 版		10 M	Hz版
田万	ac 5	項目	最小	最大	最小	最大	最小	最大
18	Talo(W/RWt)	IORQ, CE の立ち下がりから W/RDY 立ち下がりまでの遅延(ウェイト・モード)		175		130		110
19	$T_{dC(W/RR)}$	クロックの立ち上がりから W/RDY 立ち 下がりまでの遅延(レディ・モード)	100		95	-	85	
20	$T_{dC(W/RWz)}$	クロックの立ち下がりから W/RDY フロート状態までの遅延(ウェイト・モード)		,110		90		80
22	TwPh	高レベル・パルス幅	200	-	150		150	
23	TwPI	低レベル・パルス幅	200		150		150	
24	T_{cTXC}	送信クロック周期	330		250	1	200	
25	TwTxCl	低レベル送信クロック・パルス幅	100		85	1	80	
26	TwTxCh	高レベル送信クロック・パルス幅	100	14.7	85		80	
27	Tatxc(TxD)	TxC の立ち下がりから TxD 信号までの 遅延(SIO クロック×1 モード)	-	220		160		120
28	Tatxc(W/RRf)	$\overline{\text{TxC}}$ の立ち下がりから $\overline{\text{W/RDY}}$ 信号まで の遅延(レディ・モード)	5	9	5	9	5	9
29	Tatxc(INT)	TxC の立ち下がりから INT 立ち下がり までの遅延	5	- 9	5	9	5	9
30	T_{cRxc}	受信クロック周期	330		250		200	
31	Twrxci	低レベル受信クロック・パルス幅	100		85		80	
32	T_{wRxCh}	高レベル受信クロック・パルス幅	100		85		80	1
33	T _{SRXD} (RXC)	RxC 立ち上がりに対する RxD 信号セットアップ時間 (SIO クロック×1 モード)	0		0	K	0	
34	$T_{hRxD(RxC)}$	RxC 立ち上がりに対する RxD 信号ホールド時間(SIO クロック×1 モード)	100		80		60	
35	T _{dRxC(W/RRf)}	RxC 立ち上がりから W/RDY 立ち下がり までの遅延(レディ・モード)	10	13	10	13	10	13
36	T _{dRxC(INT)}	RxC の立ち上がりから INT 立ち下がり までの遅延	10	13	10	13	10	13
37	T _{dRxC} (SYNC)	RxC 立ち上がりから SYNC 立ち下がり までの遅延(出力モード)	4	7	4	7	4	7
38	T _{SSYNC(RXC)}	RxC の立ち上がりに対する SYNC 信号 セットアップ時間(外部同期モード)	-100		-100	11	-100	

⁽b) Z80SIO の入出力端子のタイミング(単位:ns)

〈表 2〉 SIO の各ポートの選択

B/A	C/D	セレクトされるポート	CPUの 動作	SIO 動作
"L"	"L"	チャネル A データ・ポート	リード	受信データ
L	L	ナヤホル A ノーク・ホート	ライト	送信データ
"L"	"H"	チャネルAコントロール・ポート	リード	リード・レジスタ (RR ₀ ~RR ₁)
L	11	7 FANKAJ PI DO NA P	ライト	ライト・レジスタ (WR ₀ ~WR ₇)
"H"	"I."	チャネル B データ・ポート	リード	受信データ
11	L	ケャルBケータ・ホート	ライト	送信データ
"H"	" "H" チャネル B コントロール・ポート	チャネル B コントロール・ポート	リード	リード・レジスタ (RRo-RR2)
11	11	7 + 10 10 10 10 10 10 10 10 10 10 10 10 10	ライト	ライト・レジスタ (WR ₀ ~WR ₇)

〈表 3〉 Z80SIO のライト/リード・レジスタ構成

レジスタ名	記号	役目
ライト・レジスタ 0	WR ₀	コマンドおよびポインタ・ビッ ト
ライト・レジスタ1	WR ₁	割り込み制御および WAIT/ READY の制御
ライト・レジスタ 2	WR ₂	割り込みベクトル(チャネルB のみ)
ライト・レジスタ3	WR ₃	レシーバ制御
ライト・レジスタ 4	WR4	コミュニケーション・モードの 設定
ライト・レジスタ 5	WR5	トランスミッタ制御
ライト・レジスタ 6	WR ₆	シンク・キャラクタまたは従局 アドレス(SDLC)
ライト・レジスタ7	WR ₇	シンク・キャラクタまたはフラ グ・パターン(HDLC)

(a) ライト・レジスタ

レジスタ名	記号	役目
リード・レジスタ 0	RR ₀	割り込み要因の識別
リード・レジスタ1	RRı	エラー状態の識別およびレシデ ュー・コード
リード・レジスタ 2	RR ₂	割り込みベクトル(チャネル B のみ)

(b) リード・レジスタ


これらのリード/ライト・レジスタは,一部例外を除きチャネル A およびチャネル B それぞれ独立して存在しています。これらのレジスタに対するアクセスは,各チャネルのコマンド・ポートに書き込み動作をすることでライト・レジスタへ書き込まれ,読み込み動作をすることでリード・レジスタより読み込まれます。

WR₀~WR₇, あるいは RR₀~RR₂まであるレジス タの切り替えは, レジスタ・ポインタを設定すること でコントロール・ポートを一時的に切り替えるように して使います.

リセット直後や読み書きシーケンスの終了状態では、 コマンド・ポートに書き込みするとWRoに書き込まれ、 読み込みをするとRRoの内容が読み込まれます。

ここで WRoに 01h を書き込むと、レジスタ・ポイン

〈図 4〉 SIO のレジスタ・アクセスの注意点



タは1になり、コントロール・ポートは WR_1 または RR_1 に切り替えられます。この次にコントロール・ポートに対して書き込み動作をすると WR_1 に書き込まれます。一度コントロール・ポートにアクセスすると、またレジスタ・ポインタはクリアされ、コントロール・ポートは WR_0 と RR_0 に戻ります。

● レジスタ・ポインタの注意

いちどアクセスするだけで、レジスタ・ポインタは クリアされてしまうので、 WR_2 にデータを書き込ん で RR_2 のデータを読むという場合でも、再度レジス タ・ポインタを2に設定しなければなりません。

またレジスタ・ポインタ設定中に割り込みが発生し、その割り込みルーチンでも SIO のレジスタを操作していた場合、図4のように割り込み処理終了後のSIO のレジスタに対するアクセスでは、意図しないレジスタに対して書き込みをしてしまう場合があります。

よってレジスタ・ポインタを設定して目的のレジスタの読み書きが終了するまでは、割り込み受け付け禁止状態にしておきます。

また読み込み動作時はリード・レジスタを読み込む

ので、ライト・レジスタに書き込んだ値が後で必要になっても読み出すことはできません。書き込み専用レジスタです。必要ならばワーク・エリア上に保存しておきます。

● プログラミング上の注意点

SIO のプログラミングでとくに注意することは、書き込みレジスタ $4(WR_4)$ を他のレジスタより先に設定しなければならないことです。 WR_4 は通信モードや送受信クロックの倍率を決定するレジスタで、これらの設定により送受信データやプログラミングが影響を受けるためです。特に同期通信では重要です。

また、SIOのレジスタにはチャンネルAにしかないものやチャンネルBにしかないものもあります。以下に各レジスタの詳細を示します。

書き込みレジスタの詳細

多機能さに比例して、レジスタの数も多い Z80SIO です。ここではレジスタの一覧をまとめて図 5(pp. 116~117)に示します。

● 書き込みレジスタ O(WR₀)

レジスタ・ポインタと,基本動作コマンドの設定レジスタです。

▶ D₀~D₂: レジスタ・ポインタ・ビット

これらのビットは、次のデータの書き込みまたは読み出しをするレジスタの番号を指定します。書き込みレジスタ 0 (WR $_0$)に OUT 命令で出力した後に書き込み (OUT 命令を実行)すると、そのデータはここで指定された番号の書き込みレジスタ (WR $_0$ ~WR $_1$)に書き込まれます。また、出力した後に読み出し (IN 命令を実行)すると、ここで指定された番号の読み出しレジスタから読み込みます。

▶ D₃~D₅:基本コマンド・ビット

これらのビットは SIO の基本的な動作を指定するためのものです。

・000b:ノー・オペレーション

何もしないコマンドです。このコマンドは単にレジスタ・ポインタをセットしたい場合に使います。例えばコマンド・ポートに 00000001b と書き込むと,通信動作に影響を与えることなく,レジスタ・ポインタを $1(WR_1/RR_1)$ に設定します。

・001b:アボート発生

HDLC モードにおいて、アボート・シーケンス(7個の連続した"1")を送信するためのコマンドです。データをどのように設定しても HDLC のゼロ・インサーション機能により"1"が5個連続すると自動的に"0"を挿入するので、このコマンドはアボートを発生する唯一の方法です。

・010b:外部/ステータス割り込みのリセット

外部/ステータス(CTS 端子,DCD 端子,シンク/ハント,送信アンダーラン/EOM)が変化した場合に、SIO はRRoをラッチします。よってRRoで読み込むことのできる外部/ステータスは、その時点での最新の状態ではなく、最初にどれかが変化したときラッチされた状態となります。よって今の状態を知りたいとき、または外部/ステータス割り込み処理ルーチンの中で、次の変化で再度割り込みを発生させる場合はこのコマンドを実行しなければなりません。

・011b:チャネル・リセット

書き込まれたチャネルのすべての状態を RESET 端子によりリセットされたのと同様に初期化します. RESET 端子によるリセットと異なり、書き込まれたチャネルしかリセットしませんから、ソフトウェアにより SIO を完全にリセットしたい場合はチャネル A とチャネル B の両方に対してチャネル・リセット (18h)を書き込まなくてはなりません.

なお、チャネルAに対するチャネル・リセットは割り込み優先回路をもリセットします。

・100b:次のキャラクタ受信時の割り込みをイネーブ ル

このコマンドは、書き込みレジスタ 1(WR₁)のビット 3~4 で最初のキャラクタ受信時に割り込みが選択されている状態で、最初のキャラクタ受信の割り込みを処理した後に、次のキャラクタ受信で割り込みを発生させたい場合に実行します。詳しくは後述します。

・101b:保留中の送信割り込みをリセット


送信割り込みがイネーブルのとき、送信バッファがエンプティ(空)になると割り込みが発生します。このコマンドは、その際に送るべきデータがもうない場合に実行すると、それ以後は送信割り込みは発生しなくなります。

・110b:エラー・リセット

パリティ・エラーまたはオーバーラン・エラーが発生すると、読み出しレジスタ $1(RR_1)$ のビット4と5にラッチされたままになります。この機能はデータをプロック受信する際に、最後にエラー・ステータスを読めばそのプロックにエラーがあったかどうか判別できるように気を利かせたものですが、逆に1キャラクタごとにエラー・チェックをする場合には、そのたびにエラー・リセットをしなくてはならなりません。注意が必要です。

・111b:割り込みからの復帰

このコマンドは Z80 以外の CPU で Z80SIO を使うときに、RETI 命令の実行により割り込みデイジィ・チェーンの復帰をする手段として用意されています。 しかし実際には Z80SIO を Z80 以外の CPU に接続するには外部回路が大きくなりすぎます。ほぼ同機能のLSI である μ PD7201A や 72001A(どちらも NEC)な



► WR₂ D7 D6 D5 D4 D3 D2 D1 D0 割り込みベクタ・レジスタ V7 V6 V5 V4 V3 V2 V1 "0" チャネル 割り込み要因 送信バッファ・エンプティ (TxRDY) 0 0 0 B 0 0 1 В 外部/ステータス割り込み 受信キャラクタ有効 0 1 0 В (RxRDY) ステータス 0 1 1 B 特殊受信状態(エラー) アフェクツ 送信パッファ・エンプティ ベクトル 1 0 0 A (TxRDY) 1 0 A 1 外部/ステータス割り込み 受信キャラクタ有効 1 1 0 A (RyRDY)

どを使うのが現実的ですので、あまり使われません。

A


特殊受信状態(エラー)

▶ D₆~D₇: CRC リセット・コマンド


1 1 1

この2ビットで受信 CRC チェッカのリセット,送 信 CRC ジェネレータのリセット, EOM のセット (HDLC モードで FCS および終了フラグを送信する) が行えます。

► WR



▶ WR₃




● 書き込みレジスタ 1(WR₁)

WR」は割り込みとウェイト/レディの設定をします。

▶ Do:外部/ステータス割り込みイネーブル

このビットがセットされていると、非同期モードで ブレーク信号(連続したスペース状態=Lレベル)や HDLC モードでアボート・シーケンスを受信した場合、




CTS 端子や DCD 端子, SYNC 端子の状態が変化した場合, 送信アンダーラン/HDLC モードでのエンド・オブ・フレーム(EOM)で外部/ステータス割り込みを発生します。


▶ Di:送信割り込みイネーブル

このビットがセットされていると、送信バッファがエンプティ(空)になると送信割り込みを発生します。

▶ D2: ステータス・アフェクツ・ベクタ

このビットがセットされていると、割り込み発生時に割り込みチャネルや要因の種類により WR_2 に設定されている割り込みベクタ(下位8ビット)の $D_1 \sim D_3$ を変化させて、割り込みベクタとして出力します。この機能は割り込み要因によりベクタを変えることで、





割り込み処理ルーチンの中で要因を判別する手間を省き,処理を高速に行うためのもので,CPUが割り込みモード2で使われている場合に有効です.

▶ D₃~D₄:受信割り込みモード

これらのピットは、受信割り込みのモードを決めます.

- ・00b: 受信割り込みを使用しない
- ・01b:最初のキャラクタ受信時のみ割り込みを発生
- 10b: キャラクタ受信割り込み(パリティ・エラーは 特殊受信状態割り込み)
- 11b: キャラクタ受信割り込み(パリティ・エラーは 特殊受信状態割り込みにならない)

パリティ・エラーを除いて、基本的にはエラーが発

生したときは、キャラクタ受信割り込みは発生しません。エラーの発生した状態を特殊受信状態と呼びます。 特殊受信状態には次のようなものがあります。

- ・エンド・オブ・フレーム(HDLC/SDLCモード)
- 受信オーバーラン・エラー
- ・フレーミング・エラー
- ・パリティ・エラー(特殊受信状態にいれないときもある)
- ▶ D₅~D₇:ウェイト/レディ機能選択 これらの3ビットにより、W/RDY 端子の使用法 を決めます(コラム参照)。
- 書き込みレジスタ 2(WR₂)

WR2は割り込みベクタを設定します。SIO は割り

込みを発生させ、CPU より割り込みベクタの要求があると、 WR_2 の内容をデータ・バスに出力します。このときステータス・アフェクツ・ベクタ (WR_1 の D_2)がセットされていると、ビット $1\sim3$ を割り込み要因に応じて変化させます。

この場合は WR_2 の $D_1 \sim D_3$ の値は無効になります。 また、 WR_2 はチャネル Bにしかありませんから、た とえチャネル A しか使わない場合でも割り込みを使 う場合は、チャネル B の WR_2 に対して割り込みベク タを設定しなければなりません。

また割り込みベクタ・テーブルは、メモリ上の任意 のアドレスに置くことができますが、ベクタを生成す る際に加算ではなく単純にビットの入れ替えをするだ

ウェイト/レディ端子の使い方

書き込みレジスタ WR_1 の $D_5 \sim D_7$ の 3 ビットと、W/RDY 端子の使い方についてまとめてみます。これらのレジスタや端子は通常では使用しませんが、外部に独自の転送機構を付けたり、 DMA によるデータ転送をするときに必要です。

表 A に、 WR_1 の設定による動作を示します。ウェイトまたはレディ機能を使うときは、 WR_1 の D_7 を"1"にします。

●ウェイト機能(WR₁の D₆="0" のとき)

ウェイト機能を用いると、W/RDY 端子の信号はWAIT 信号となり、CPU に対するウェイトを要求します。ウェイト信号は他の信号(メモリ・ウェイト)などとともに用いられることもあり、周辺回路が簡単になるように(要因がいくつあってもプルアップ抵抗1本で済む)ワイヤード OR 接続するのが普通で、SIO ではウェイト機能を使うと、この端子はオープン・ドレイン出力になります。

ウェイト機能が指定されているとき、 $WR_1 O D_5$ が"0"であるとトランスミッタに対して \overline{WAIT} 信号が用いられます。つまり、SIOのデータ・ ν ジ

スタに対して書き込み(送信)があったときに、送信バッファが空になるまで \overline{WAIT} 出力をLレベルにしてCPUを停止させ、バッファがエンプティ(送信可能)になるのを待たせます。

送信バッファがエンプティであれば、 \overline{WAIT} 出力はオープン(プルアップ抵抗により CPU の \overline{WAIT} 端子は \overline{H} レベル)になり、CPU は何もなかったかのように次の命令の処理に進みます。

WR1のDsが"1"であると、レシーバに対してWAIT 信号が用いられます。つまり、SIOのデータ・レジスタに対して読み出し(受信)されたときに、受信データ有効(RxRDY)であればWAIT出力はオープン(H レベル)になり、CPUは何もなかったかのように次の命令の処理に進みますが、受信データが有効でなかったときはデータが受信されるまでWAIT出力をLレベルにして、CPUを停止させます。

ウェイト機能を使うと、前記のようにプログラムで 送信バッファ・エンプティ(TxRDY)や受信データ有 効(RxRDY)ビットをポーリング("1"になるまで待 つ)することなく、データの送信または受信ができま

〈表 A〉ウェイト/レディ端子の使い方

	WR_1		W/RDY _A , H/L		
D_7	D_6	Ds	W/RDY _B の機能	レベル	状 態
1	0	0	WAIT (TxRDY)	L	トランスミッタがバッファ・エンプティでない(送信できない)
				フローティング	トランスミッタがバッファ・エンプティ (送信できる)
1	0	1	WAIT (RxRDY)	L	レシーバにデータが準備できていない (受信できない)
				フローティング	レシーバにデータが準備できている (受信できる)
1	1	0	RDY (TxRDY)	L	トランスミッタがバッファ・エンプティ (送信できる)
				Н	トランスミッタがバッファ・エンプティでない(送信できない)
1	1	1	RDY (RxRDY)	L	レシーバにデータが準備できている (受信できる)
				Н	レシーバにデータが準備できていない (受信できない)

けなので、16 バイト(8 個のベクタ×2 バイト・ベクタ)が繰り上がるようなアドレス($xxF1h \sim xxFFh$)を開始アドレスにすることはできません。

このため当然のことながら、チャネルAとBでまったく別々のアドレスに割り込みベクタ・テーブルを 設定することはできません。

● 書き込みレジスタ 3(WR_s)

WR3はレシーバの機能を設定します。

▶ D₀:イネーブル・レシーバ

このビットが"1"であるとレシーバがイネーブルされ受信動作が可能になります。ただし、オート・イネーブル $(WR_2 \circ D_5)$ がセットされていると、 \overline{DCD} 入力端子がアクティブ $(L \lor \lor \lor \lor)$ でないとデータは受信

されません。このビットは受信に関するすべての設定が完了した後にセットします。

▶ D₁:SYNC キャラクタのロード禁止

このビットが"1"にセットされているとき、同期 モードにおいて SYNC キャラクタ(WR $_{6}$, WR $_{7}$ に設 定されているデータ)、HDLC モードにおいてフラグ (WR $_{7}$ に設定されているデータ)を受信しても受信 FIFOにはロードされません。

つまり、これらのデータをデータ·レジスタに受信 されないようにします。

この機能は同期または HDLC モードで, 受信データから SYNC キャラクタまたはフラグ・シーケンスを 除外する手間を省くためのものです.

すが、WAIT出力がLレベルの間はCPUを停止させられてしまうので、割り込みを受け付けなくなります。

これでは CPU をデータの送信または受信のどちらかだけで使う場合を除いては、あまり使いものになりません。送信または受信のみで使うにしてもプログラムが IN 命令または OUT 命令を繰り返していないと送受信できませんから、CPU は送受信以外の処理を行うことができなくなります。もしも、高速通信が必要な場合は次に述べるレディ機能を使い DMA 転送で行うほうが得策です。

● レディ機能(WR₁の D₀="1" のとき)


レディ機能を用いると、 $\overline{W/RDY}$ 端子は DMA に対するレディ出力になります。


WR₁の D_5 が "0" のときはレディ出力はトランスミッタに対して用いられ、送信バッファ・エンプティ (TxRDY)になると L レベルになり、送信バッファ・エンプティでないと H レベルになります [\square A (a)]).

 WR_1 の D_8 が"1"のときはレディ出力はレシーバに対して用いられ、受信データ有効(RxRDY)になると L レベルになり、受信データ有効でないとH レベルになります。

これらのレディ出力を Z80DMA の RDY 入力端子に接続して、Lレベルでアクティブになるように DMA をプログラムしておけば、TxRDY になったときに自動的に DMA によりメモリのバッファからデータが送信され、または、RxRDY になったときに自動的に DMA により受信データがメモリのバッファに受信されるようになります。

送信と受信は同時に DMA による転送はできませんが、例えば送信を割り込みで、受信を DMA で転送す





ることにより、CPU は送受信のための SIO のポーリングから開放されます。

またレディ機能は DMA 以外にも、シリアル入出 力対応のワンチップ・マイコンなどとの通信のとき、 1バイトごとのハンドシェイク信号としても使用で きます。

▶ D2: アドレス・サーチ・モード

このビットは、HDLC モードで従局(二次局)をプログラムする際に、 WR_6 に設定されたアドレスまたはグローバル・アドレス(FFh)をもつフレーム以外を無視したいときに"1"にセットします。

HDLCの従局では自分のアドレス以外のフレームを無視しなければならず、この機能は関係ないフレームでの受信割り込みまたは受信データの発生を阻止し、CPUが効率よく他の処理ができるように設けられたものです。

▶ D₃: レシーバ CRC イネーブル

このビットがセットされていると、受信シフトレジスタから受信 FIFO に最後の受信データ・ビットが転送されるときに CRC の計算を始めます。BSC などの通信プロトコルではプロックの途中から CRC 計算を始めなければならず、開始位置も透過モードと非透過モードで異なりますから、このビットはデータの受信中にセットしたりリセットしたりしなくてはなりません。

▶ D₄:ハント・フェーズに入る

ハント・フェーズとは同期確立のために同期モード ではSYNCキャラクタ, HDLCモードではフラグ・ シーケンスをサーチすることです。

SIO はリセット直後に自動的にハント・フェーズに入りますが、受信の途中でそのプロックまたはフレームを廃棄したい場合(伝送エラーが発生してそれ以上受信しても無駄な場合)にセットすると、再びハント・フェーズに入り、SYNCキャラクタまたはフラグ・シーケンスを受信するまで受信割り込みを発生しなくなります。なお、同期が確立すると自動的にハント・フェーズを抜けます。

▶ D₅:オート・イネーブル

このビットを"1"にセットするとオート・イネーブル機能が働き、CTS 入力端子が L レベルのときにトランスミッタがイネーブルされ、DCD 入力端子が L レベルのときにレシーバがイネーブルされます。これは必要な制御信号が自動的に監視されるため、モデムを接続する際には便利です。

このビットがセットされていると、CSがオフのときは送信が自動的に止まり、CDがオフのとき(つまりキャリアが届いていないとき)の受信データはノイズによるものなので自動的に無視するようになります。ハードウェア・フロー制御(RS-CS フロー)のときに便利です。

▶ D₆~D₇:受信キャラクタ長

これら2ビットにより受信キャラクタのビット長を 設定します。なお、受信キャラクタ長が7ビット以下 の場合はデータは右づめ(下位ビット側)でデータ・レ ジスタにロードされ、その左にパリティ・ビットが付 加されるので、もとのデータを再現するためにはパリ ティ・ビットをマスクしなければなりません。

書き込みレジスタ 4(WR₄)

このレジスタはトランスミッタとレシーバの両方に 共通なパラメータを設定します。

▶ Do:パリティ・イネーブル

このビットを"1"にセットすると、トランスミッタのパリティ・ジェネレータおよびレシーバのパリティ・チェッカがイネーブルされ、送信データにパリティ・ビットが付加され、受信データのパリティ・ビットがチェックされます。

▶ D₁: 偶数/奇数パリティの選択

このビットを"1"に設定すると偶数、"0"に設定すると奇数パリティとなります。なお、パリティ・イネーブルがディセーブルのとき(WR_4 の D_0 が"0")はこのビットは"1"でも"0"でも無効です。

▶ D₂~D₃:ストップ・ビット長

これらのビットにより非同期モードでのストップ・ビット長を設定します。また、同期モードおよび HDLC モードの場合は、両方とも "0" に設定する必要があります。ストップ・ビット長は大は小を兼ねる特徴があり、送信データのストップ・ビットが長くても単にキャラクタの間隔とみなされ(伝送効率は悪くなる)、受信データのストップ・ビットが足りなくてもパリティを使わない場合はエラーは発生しません。見落としやすい点ですから注意しましょう。

▶ D₄~D₅:同期モード

これらのビットは同期モード(WR_4 の D_2 ="0", D_3 ="0")のときの同期モードの種類を設定します.

▶ D₆~D₇:送受信クロックの倍率

これらのビットは送受信クロック(TxC, RxC入力端子)のデータ送受信レートに対する倍率を設定します。同期モードおよび HDLCモードでは1倍に設定しなければなりません。また非同期モードでは原則的に16倍以上を設定しなければなりません。

● 書き込みレジスタ 5(WR₅)

WRsはトランスミッタのパラメータを設定します.

▶ Do:トランスミッタ CRC イネーブル

このビットが"1"にセットされていると、トランスミッタの CRC ジェネレータがイネーブルされます。送信データが送信 FIFO から送信シフトレジスタにロードされたときにこのビットが"1"であるとそのデータに対して CRC が計算されます。また、このビットが"1"にセットされていて、同期モードまたは HDLC モードのときに送信アンダーラン(送信すべきデータがない)が発生すると、自動的に CRC が送信されます。

▶ D₁: RTS 端子制御

このビットが"1" にセットされていると RTS 端

子にLレベルが、"0"にセットされるとHレベルが 出力されます。ただし非同期モードのとき、"0"にセットしていても、送信バッファに送信すべきデータが あるとLレベルになり、送信バッファが空になって からHレベルになります。

これは RTS 端子の本来の動作で、送信すべきデータがあるとき L レベルになります。現在の全二重通信では、この端子を RS-CS フロー制御などに使い、受信バッファがオーバしそうなとき H レベルにして相手の送信を止める意味でも使われています。

▶ D₂: CRC 多項式の選択

このビットが"0"に設定されているとCRCはCCITT($X^{16}+X^{12}+X^5+1$)が、"1"に設定されているとCRC16($X^{16}+X^{15}+X^2+1$)が選択されます。BSCではCRC16が、HDLCではCCITT方式が一般的です。

▶ D₃:トランスミッタ・イネーブル

このビットが"1"にセットされているとトランス ミッタがイネーブルされます。データの送信中に "0"に設定しても送信が終わるまではイネーブルのま まです。

オート・イネーブルがセットされている状態で実際に送信するためには、CTS 入力端子がLレベルでな

ければなりません.

▶ D₄:ブレーク信号の送信

このビットを"1"にセットすると、どのようなデータを送信していても送信データ(TxD)は強制的にスペース("0"=Lレベル)にされます。

一般的にブレーク信号は相手の送信を強制的に停止させたい場合に用いられます。実際にブレーク信号として機能させるためには、キャラクタ長+スタート・ビット+ストップ・ビット長よりも長くスペース状態を維持する必要があります。

▶ D₅~D₆:送信キャラクタ長

これらのビットは送信データのビット長を設定します。5 ビット以下の設定の場合は、実際のデータが何ビットであるかを SIO が判別できるように表 4 のように実際のビットの左側に "000" を付加し、さらにその左側に(5-実際のビット数)の "1" を付加します。

▶ D₇: DTR 端子制御

DTR 端子の状態を設定します。"1"を書き込むと Lレベルが、"0"を書き込むと Hレベルが出力され ます。この端子は非同期モードでも、送信バッファの 状態に関係なくいつでも自由に設定できます。

●書き込みレジスタ6(WR₆)

WR6には同期モードではSYNC キャラクタ(バイ

SIOの送受信クロック倍率

SIO の送受信クロック倍率は、16 倍/32 倍/64 倍 の 3 通りの設定が可能ですが、実際にはどれを使ったら良いのか迷ってしまいます。とくに CTC と組み合わせて使う場合には CTC の設定によってもソフトウェア的に変更できるのでなおさらです。

SIO の送受信クロック倍率は、理論的には大きいほうが受信マージン(受信データ・ビットのひずみに対する余裕度)が大きくなって良いのですが、実際にはどちらでもほとんど違いはありません。

そこで、最高データ・レートと最小データ・レート を考慮して決定するのが基本になります。

現在使われるであろう最低は300 bps で、最高は速ければ速いほど良いと思われます。RS-232-C規格の最高は20 kbps ですが、最近はこれよりも高速なモデムもありますから、やはり最高は速ければ速いほど良いでしょう。

参考までに、CPUクロックと使うことができる 通信速度を表にまとめておきます。表中でアミがか かっている部分は、周波数が正確に合っているわけ ではないので、同期モードでは使用できません。

〈表 B〉通信速度と CTC の設定

SIZ And take rate:	-		CPU 2	ロック		
通信速度	4 MHz	4.9152 MHz	6 MHz	8 MHz	9.8304 MHz	10 MHz
38400 bps	×	×	×	×	1	×
28800 bps	×	×	·×	×	×	×
19200 bps	×	. 1	×	×	2	·×
14400 bps	×	×	×	×	×	×
9600 bps	×	2	×	×	4.	×
4800 bps	×	4	×	×	8	×
2400 bps	×	8	×	13	- 16	16
1200 bps	13	16	×	26	32	33
600 bps	26	32	39	52	64	65
300 bps	52	64	78	104	128	130
200 bps*	78	96	117	156	192	195
150 bps*	104	128	156	208	256(0)	Δ
110 bps*	142	174	213	Δ	Δ	Δ
75 bps*	208	256(0)		Δ	Δ ''	Δ
50 bps*	×	Δ	Δ	Δ	Δ	Δ

*ほとんど使われない

数字: CTC タイマ・モード, プリスケーラ 16 で SIO クロック 倍率 16 のときの CTC 分間比

()内はレジスタに書き込む値

△: SIO クロック 32 倍クロック設定で可能

×CTC のタイマ・モード(プリスケーラ 16 または 256 分周) では不可 シンクの場合は1バイト目)を設定します。設定されたデータはXYNC キャラクタのロード禁止 $(WR_3OD_1$ が"1")の場合は受信データにはなりません。しかし、送信時にはプログラムで送信データ・レジスタに書き込まなければなりません。

HDLC モードでアドレス・サーチ・モード(WR₃のD₂が"1")の場合,従局アドレスを設定しておくと,そのアドレスまたはグローバル・アドレス(FFh)以外のアドレスをもつフレーム以外は受信データになりません。非同期モードでは設定する必要はありません

● 書き込みレジスタ 7(WR₂)

WR,には同期モードでバイシンク(16ビット SYNCキャラクタ)の場合に2バイト目のSYNCキャラクタを設定します。しかし、送信時にはプログラムで送信データ・レジスタに書き込まなければなりません。HDLCモードではフラグ・シーケンスのパターン(7Eh)を設定します。

HDLC モードではトランスミッタ・イネーブルのときに送信するデータがなくなると、(送信 CRC イネーブルのときは CRC に続いて)自動的にフラグ・シーケンスが送信されます。

読み出しレジスタの詳細

● 読み出しレジスタ O(RR₀)

RR。は SIO の基本的な状態を表します。

▶ D₀: 受信キャラクタ有効

このビットは受信 FIFO に1キャラクタ以上の受信 データがあるときに"1"になります。CPU が1キャラクタを読み込んでも、受信 FIFO にまだデータがある場合には"0"になりません。

▶ D₁:割り込み保留中

このビットはSIOが割り込みを発生する何らかの 状態をもっているときに、割り込みの種類に関係なく "1"になります。なお、このビットはチャネルAの RR。にしかありませんので、チャネルBの割り込み保 留中を確認する場合でもチャネルAのRR。を読み込 まなければなりません。

▶ D₂:送信バッファ·エンプティ

このビットは送信パッファ(FIFO)に空きができると"1"になります。SIO はリセットされるとこのビットが"1"になります。しかし、送信データを書き込んでも SIO の初期化がされていないと(オート・イネーブルで $\overline{\text{CTS}}$ 端子が $\overline{\text{H}}$ レベルのときも)永久に"0"になったままです。

▶ D₃: DCD(データ・キャリア検出)の状態

このビットは最初に変化した後の \overline{DCD} 入力端子の 状態を表します。 \overline{DCD} 端子が H レベルから L レベル に変化すると、このビットは"1"になり、L レベル

〈表 4〉送信データが5ピット以下の場合

キャラクタ当たりの 送信ビット数 (キャラクタ長)	D ₇	D_6	D ₅	D ₄	D_3	D_2	D_1	D_0
1	1	1	1	1	0	0	0	D_0
2	1	1	1	0	0	0	D_1	D_0
3	1	1	0	0	0	D_2	D_1	D_0
4	1	0	0	0	D_3	D_2	D_1	D_0
5	0	0	0	D_4	D_3	D_2	D_1	Do

Dn:データ・ビット

から H レベルに変化すると "0" になります。以後,外部/ステータス割り込みのリセット・コマンド (WR_0 に 10h を書き込む)が実行されるまで,この状態はラッチされ変化しません。したがって,最新の状態を読み込みたいときは,外部/ステータス割り込みのリセット・コマンドを実行する必要があります。このラッチ動作は以下の D_4 から D_7 にも適用されます。

▶ D₄:シンク/ハント

このビットはモードにより意味が異なります。 非同期モードでは SYNC 端子の状態を表します。

内部同期モードではエンター・ハント・フェーズ (WR $_3$ の D $_4$ をセット)によりセットされ、SIO が同期キャラクタ(モノシンクのときは WR $_6$ 、バイシンクのときは WR $_6$ と WR $_7$ が連続して)が受信されたときにリセットされて"0"になります。

HDLC モードではエンター・ハント・フェーズによりセットされ、SIO がオープニング・フラグ (WR $_7$ の) データ=7Eh) が受信されたときにリセットされて"0"になります。

外部同期モードでは外部に設けられた同期検出回路の出力を \overline{SYNC} 端子に入力しますが、その \overline{SYNC} 端子が変化したときに変化後の状態を表します。

▶ D₅: CTS(クリア・ツー・センド)の状態

このビットは最初に変化した後の CTS 入力端子の 状態を表します。 CTS 端子が H レベルから L レベル に変化すると、このビットは"1"になります。 L レベルから H レベルに変化すると"0"になります。 し かし、変化するのは最初の1回のみで、最新の状態を 調べたい場合は外部/ステータス割り込みのリセット・コマンドを実行する必要があります。

▶ D₆:送信アンダーラン/EOM

SIO がリセットされると、このビットは"1"にセットされます。このビットをリセットする唯一の方法はリセット・トランスミッタ・アンダーラン・コマンドを実行する(WRoに Cohを書き込む)ことです。また、送信 FIFO が空になっても送信データを書き込まないと、送信アンダーランが発生してこのビットがセットされ、同時に外部/ステータス割り込みが発生します。

同期モードではこのビットがセットされていると、送信アンダーランが発生しても外部/ステータス割り込みを発生せず、アイドル・シンク・キャラクタ(WR®のデータ)を送信して同期確立を維持します。同期モードでこのビットがリセットされていると、送信FIFOにデータがなくなると2パイトのCRCを送信し、外部/ステータス割り込みを発生します。BSCなどでCRCを送信したいときはデータ・ブロックの最後(ETX 送信後など)でこのビットをリセットしておけば自動的にCRCが送信されます。

読み出しレジスタの CPU への読み込みは IN 命令を使います。

HDLCモードではこのビットがセットされていると、送信アンダーランが発生しても外部/ステータス割り込みを発生せずに、フラグ・シーケンス(WR7のデータ=7Eh)を送信し続けて同期を維持します。しかし、HDLCではフレームの途中にフラグ・シーケンスが挿入されると、それをクロージング・フラグと解釈して無効フレーム(ビット数が少ないかCRCに誤りがある)と判断され廃棄されますので、送信アンダーランを起こさないように送信しなければなりません。どうしても送信を中断しなくてはならない場合にはアボート・シーケンスを送信しなくてはなりません。

HDLCモードでこのビットがリセットされていると、送信アンダーランが発生した時点でフレームの終わりと見なされて CRC(FCS)が自動的に送信され、同時に外部/ステータス割り込みが発生します。 CRCの送信が終了すると送信バッファ・エンプティ割り込みが発生しますが、そこで保留中の送信割り込みリセット・コマンド(28h)を WRoに書き込むと、それ以降は送信バッファ・エンプティ割り込みは発生せず、送信データを書き込まずにいればクロージング・フラグが送信され続けます。

HDLC 回線を不活性化(フラグ・シーケンスを常に送らないで"1"に固定する)にはトランスミッタ・イネーブル(WR $_5$ の D_8)を"0"にします。

▶ D₇:ブレーク/アボート検出

非同期モードでブレーク信号を受信するとセットされ、外部/ステータス割り込みを発生します。また、外部/ステータス割り込みをリセットしておくと、ブレーク信号が解除されたときにも外部/ステータス割り込みを発生します。

HDLC モードでアポート・シーケンスを受信するとセットされ、外部/ステータス割り込みを発生します。また、外部/ステータス割り込みをリセットしておくと、アポート状態が解除されたときにリセットされ、外部/ステータス割り込みを発生します。

● 読み出しレジスタ 1(RR_i)

このレジスタには特殊受信状態割り込みの原因など

が設定されます.

▶ D₀:全部送信し終わった

非同期モードにおいて送信 FIFO の全データを送信し終わると "1" になります。同期モードおよび HDLC モードでは常に "1" になります。半二重通信で送信から受信に切り替える(RS をオフにする)前に、このビットが "1" になるのを確認します。

▶ D1~D3: レシデュー・コード

HDLCでは伝送するデータはキャラクタ単位ではなくビット単位に可能で、たまたま8ビットごとに伝送しているだけですから、Iフレームを受信した場合の最後の8ビットはすべて有効なビットとは限りません。

そこで、最後のデータとその直前のデータの有効ビット数をこれらのビットで表します。これらのビットが意味をもつのはエンド・オブ・フレーム (RR_1 の D_7 が"1")のときだけです。

▶ D4:パリティ・エラー

このビットはパリティがイネーブルされているときに受信データ中にパリティ・エラーが検出されると"1"にセットされます。いったんセットされるとエラー・リセット・コマンドが実行(WRoに 30h を書き込む)されるまでそのままです。したがって、データ・ブロックの受信が終わってからエラー・チェックをすることが可能です。

▶ D₅:オーバーラン・エラー

受信 FIFO がいっぱいのときに、さらに次のデータが受信されると"1"になります。ただし実際にエラーがセットされるのは、実際にオーバ・ランが発生したデータが読み込まれたときにセットされます。このビットがセットされたときは受信データの CPU への取り込みが間に合わず受信データを失った、つまり受信データは相手が送ったデータより少ないことを意味します。

いったんセットされるとエラー・リセット・コマンド が実行されるまでそのままです。


▶ D₆: CRC/フレーミング・エラー

非同期モードでは受信データにフレーミング・エラー(ストップ・ビットであるべきビットがデータであった)が発生したことを、同期モードおよび HDLC モードではそれまでの CRC チェックに誤りがあったことを表します。

いったんセットされるとエラー・リセット・コマンド が実行されるまでそのままです.

▶ D₇: エンド・オブ・フレーム(EOM)

このビットは HDLC モードのみで使用されます。 これはフレームの受信が正常に(CRC エラーなしでクロージング・フラグを受信)終了したときにセットされ、次のフレームの最初のデータでリセットされます。



● 読み出しレジスタ 2(RR₂)

このレジスタはチャネルBにしかありません。このレジスタはCPUに対して発生した割り込みのベクタを保持します。これはCPUがZ80以外の場合や割り込みモードが2以外の場合に、バスにベクタは送れないが、割り込み原因の解析を簡単に行いたい場合に読むものです。よほどの理由がない限り、ステータス・アフェクツ・ベクタ機能により割り込みベクタを変えて要因を判定するのが一般的で、このレジスタを読み込むことはないでしょう。

SIDのデータ送受信割り込み

Z80SIO は他の CTC や PIO に比較して非常に高機能で、いろいろな割り込みを発生させることができます。ここで Z80SIO の割り込みについて図 6 にまとめてみます。

割り込みには大きく分けて、受信割り込み、送信割り込み、外部/ステータス割り込み、特殊受信状態割

り込みの四つがあります。

またこれらの四つの割り込みは、ステータス・アフェクツ・ベクタ (WR_1 の D_2)がセットされていれば、チャネルごとにそれぞれ独立した割り込みベクタを発生するので、割り込みルーチンの先頭での割り込み要因判別ルーチンが不要になります。

● 受信割り込みのいろいろ

図7をみてください。一般に非同期のシリアル通信では、キャラクタとキャラクタの間隔は任意です。いつ受信されるかわからないデータをポーリングで待つのは不利です。受信割り込みとはこのように、非同期に送られてくるデータの受信に最適で、データが送られてくる間は CPU は別のことを処理できます。

SIO の受信割り込みは3通り設定できます。一般的にはキャラクタ受信時の割り込み(パリティ・エラーは特殊受信状態になる)を使用します。

Z80SIOではパリティ・エラーの扱いが少し特殊で、 キャラクタ受信割り込みに入れることも、特殊受信状 態割り込みに入れることもできます。当然キャラクタ 受信割り込みに入れると、パリティ・エラーで特殊受状態信割り込みは発生しません。ただしパリティ・エラーのビット $(RR_1 \circ D_4)$ は、どちらに設定されていても、パリティ・エラーが発生すると"1"になります。

● 最初のキャラクタのみ割り込み

"最初のキャラクタの割り込み"と聞いても何のことかよくわからない方もいるでしょう。図7(b)のように、データがキャラクタ単位ではなく、あるブロックごとに固まって送られてくる場合があります。このときは最初のキャラクタのみ、割り込みで受信し、後のデータはポーリングで受信するという方法もあります。

しかし最初のキャラクタ受信割り込みで次のブロック・データをポーリングする (RR_0 の D_0 が"1"になるのを待つ)方法では、その間に別の割り込み(タイマ割り込みやSIOの他チャネルの割り込みなど)の処理ができません。筆者の考えとしてはあまり有効な受信割り込みとは思えません。

普通にキャラクタ受信割り込みを使うのが一般的だ と思います。

● 送信割り込み

受信割り込みは、相手が送ってきたデータを受信したときに発生する割り込みですが、送信割り込みとは、自分の送信バッファに空きができたとき発生する割り込みです。つまり、例えば100バイト送信したら終わりというときでも、100バイト目を送信し終えた後で割り込みが発生します。もう送信するデータがないのにもかかわらずです。

保留中の送信割り込みリセット(WRoに 28h を書き込む)とはこのように、送信割り込みが発生したにもかかわらず、送信すべきデータがなくなったときに行います。

このコマンドを実行せずに、しかも送信データを何も書き込むことなく割り込みルーチンから復帰(RETI命令を実行)すると、すぐにまた送信割り込みが発生し、結果的にメイン・ルーチンが動けなくなります。


次に送信したいデータが発生した場合には、そのまま送信したいデータをデータ・ポートに書き込むだけでOKです。そのデータが送信されて、送信バッファがエンプティになると、また再び送信割り込みを発生するようになります。

● 特殊受信状態/外部/ステータス割り込み

受信エラーのときは特殊受信状態割り込みが発生しますが、何のエラーかまで判別したいときは、RR₁を読み出して判別します。

同じように、外部/ステータス割り込みについても、 RRoを読み出せば詳しい割り込み発生の原因がわかり ます。

〈図7〉キャラクタ受信割り込みと最初のキャラクタ受信割り込み



(b) 最初のキャラクタ受信時の割り込み

またこれらの割り込みは WRoに外部/ステータス割り込みリセット、もしくはエラー・リセット・コマンドを書き込まないと、再度割り込みが発生しないので注意してください。

SIOのプログラミング

● SIO の初期化

SIO のレジスタ初期化には、リスト1のようにOTIR 命令(Bレジスタが0になるまで、HLレジスタが示すアドレスのデータをCレジスタが示すポートに出力し、HLレジスタを+1する)を使うのが便利です。

リストの最初の DI 命令は、初期化中に割り込みが 発生しないようにするための安全策です。

実際のパラメータは**,リスト1**のようにレジスタ・ポインタ・コマンドとそのレジスタへのパラメータを順番に並べます

● 3線式シリアル伝送

SIOをモデムに接続するのではなく単純なシリアル 伝送(送受信)に使用するならば、線が3本(TxD, RxD, GND)の3線式シリアル伝送方式で十分です。


この場合、SIOの CTS/DCD 端子はオート・イネーブルが設定されても動作するように、GND に接続しておくのが安全です。

どうしても入力端子を汎用の入力ポートとして使いたいときは、オート・イネーブルに設定してはなりません。

図8に回路例を、リスト2にプログラム例を示します。

● ポーリングによるデータ送受信


データの送信をするには SIO を初期化しイネーブル・トランスミッタをセットします。 そしてまず最初に RR_0 のビット 2(送信パッファ・エンプティ)を調べて "0" ならば "1" になるまで待ちます。



〈リスト 2〉ポーリングによる送受信プログラムの例



〈図 8〉3 線式の RS-232-C インターフェース回路例



実際にはチャネルAまたはチャネルB(TxDaまたはTxDa) を使用する

送信バッファ・エンプティならば SIO のデータ・ポ ートに送信したいデータを書き込むと送信されます。 ただしオート・イネーブルがセットされているときは, CTS 端子が L レベルにならないと送信されません.


データの受信をするには SIO を初期化しイネーブ ル・レシーバをセットしてから、RRoのビット 0(受信 データ有効)を調べて, "0" ならば "1" になるのを待 ちます。

受信データ有効ならば SIO のデータ・ポートから受 信データを読み込みます。またオート・イネーブルが セットされているときは、DCD 端子が L レベルにな っていないとデータ受信ができません。

図9に、いちばん基本的なSIOの送受信設定のチ エック・ポイントを示します。少なくとも非同期通信 3線式ポーリング送受信であれば、これらの項目をき ちんと設定できれば、データの送受信ができるはずで す。

● チャネルAの DTR を制御する

リスト3に例を示します。WRo以外のレジスタの 設定を変える場合は、割り込みルーチン処理により別 のレジスタに書き込まれるのを防ぐためにまず割り込 みを禁止します。



そしてコントロール・ポートに書き込みたいレジスタ・ポインタを出力することにより書き込みレジスタを選択し、次に設定したいデータを同じくコントロール・ポートに出力します。

またすでに述べたように、SIO は書き込みレジスタの現在の状態を読み出すことができません。他のビットの状態がわからず、またその状態を変えずに特定のビットだけを ON/OFF したいときは、メモリ上に書き込んだデータを保存しておき、そのデータに対して OR 命令や AND 命令で特定のビットをセットしたり、リセットしたデータを書き込みます。

もちろん、初期化した後なにも変更していないときなど、この例でいえば DTR 以外のビットの状態がわかりきっているときなどは、ワークエリアに保存などしないで、直接書き込んでもよいでしょう。

● 割り込みを使ったデータ送受信

〈図 9〉 SIO の基本設定

チェック・ポイント


リスト4に割り込みを使ったデータ送受信プログラムを、図10に回路例を示します。割り込みを使う場合は設定が必要なレジスタの数も増えます。

送信や受信は、割り込み発生により直接それぞれの ルーチンにジャンプするので、ポーリングのときのようなRRoなどのビットの状態をチェックする必要がな く、ポーリングのときより簡単になります。

● 割り込みと HDLC モードでの初期化

リスト5に割り込みを使った HDLC モードでのプ

〈リスト 3〉 DTR 端子をコントロールするプログラム例




ログラムを、図 11 にインターフェースの回路例を示します。

ポーリングのときとの違いは、 WR_2 に割り込みベクタ・テーブルの下位8ビットを設定することと、 WR_1 で割り込みをイネーブルしていることです。

実際の割り込み処理ルーチンはポーリングのときと 同じでかまいません。この初期化例でとくに注意する ことは、チャネル A しか使っていないにもかかわら



<図 10> RTS や CTS 端子も使用した RS-232-C インターフェースの回路例



ず、チャネル B の WR_1 と WR_2 にも書き込みを行っていることです。

この理由は、SIOには割り込みベクタ・レジスタとステータス・アフェクツ・ベクタの設定ビットはチャネルBにしか存在しないため、たとえチャネルAしか使わない場合でも、割り込みを使う場合はチャネルBも初期化しなければならないことです。

● 最後に

SIOを使う際の基礎からレジスタの詳細、プログラミングについて解説しましたが、SIOは果てしなく高機能であるというのが実感です。モードによるプログラミングの違い、特に同期モードと HDLC モードについては機能が複雑で、ある順番にコマンドを実行し、レジスタを書き換えなければ動作しません。これらのプログラムは限られた紙面ではなかなかお伝えできません。そこでディスク頒布サービスでこれを行うこととしました。

このディスクには、SIOの非同期/同期/HDLCモードで実際にそのまま動作するプログラムと、



Z80SIO の機能をふんだんに使ったシリアル・ライン・ モニタのプログラム,フレーム・レベルの HDLC 送受 信プログラムのサンプルが収められています。ご活用 ください。


●参考文献●

- (1) VOLUME 1 DATABOOK, MICROPROCESSORS AND PERIPHERALS, ZILOG.
- (2) Z80 Family User's Manual, ZILOG.

DEC



〈図 11〉同期モード時のインターフェース回路例



第10章

東芝TMPZ84C0xx/ザイログZ84Cxx/川崎製鉄KL5C8012の使い方

周辺組み込み & Z80互換高速CPUの活用

高見 豊/菅原尚伸/菊地恭徳/北 孝

実際にマイコン・システムを設計する場合は、CPU とメモリだけでは役に立たず、必ず CTC や PIO など の I/O が必要になります。そこで、CPU と使用頻度 の非常に高い周辺 LSI を一つの IC の中に入れてしま

った, ワンチップ・マイコンというものがいくつか出 ています。

ここでは Z80CPU を核にして周辺 LSI を組み込んだ CPU について取り上げてみます.

TMPZ84C0xx シリーズ

もともと TMPZ84C シリーズは、東芝製の Z80 ファミリを示す型番でしたが、最近では TMPZ84C015 に代表される、Z80CPU を核に Z80 ファミリを内蔵したシリーズが有名です。

表 1 に TMPZ84C シリーズを示します。周辺 LSI の組み合わせで、いくつかシリーズがあります。ここではよく使われる C015、C013、C011 について解説します。

TMPZ84C015

● ピン配置、ピン名称

ピン配置を図1に示します。基本的に Z80CPU および CTC や PIO, SIO と同じ名前のピンは, いままで説明してきた単体の CPU や周辺 LSI の動作とまったく同じです。ただし TMPZ84C015 で拡張された機

(表 1) TMPZ84C シリーズ

TMPZ84C011AF	Z80CPU+CGC+CTC +I/O ポート
TMPZ84C013AF	Z80CPU+CGC+CTC +SIO+WDT
TMPZ84C015AF	Z80CPU+CGC+CTC +PIO+SIO+WDT
TMPZ84C810AF	Z80CPU+CGC+CTC +I/Oポート+SIO+DMA +MMU+WDT
TMPZ84C710A	Z80CPU をコントローラとした ISDN 基本インターフェース用 チップ

CGC: クロック・ジェネレータ・コントローラ,

WDT:ウォッチドグ・タイマ,

MMU:メモリ・マネージメント・ユニット

能などのために、特有の信号ピンがいくつかあります(表2)。

TMPZ84C015 では CGC(クロック・ジェネレータ・コントローラ)を内蔵しているので、 $XTAL_1$ と $XTAL_2$ 間に図2のように水晶振動子とコンデンサを接続するだけで、クロックを発生させることができます。ここに接続する水晶発振子は、動作させたいクロック周波数の2倍の周波数のものを接続します。


IEOとIEIは、Z80ファミリLSIの割り込み優先順位の制御線です。内蔵のI/O以外に、さらに外付けに Z80ファミリを接続し、割り込みを使用するときに接続が必要になります。外付けにI/Oを増設しないときや、増設したとしても Z80ファミリではないときは、IEIをプルアップしておきます。IEO は解放でかまいません。

CLKIN は外部クロック入力端子で、内蔵 CGC を使用せずに外部からクロックを入力するときに使用します。単体 Z80CPU の CLK 端子と考えてください。通常は CLKOUT に接続します。


CLKOUT は内蔵 CGC で 2 分周されたシステム・クロックの出力端子です。さらに TMPZ84C015 には、内蔵の CPU を切り離すための EV 端子があります。これは ICE などのツールを使ってシステムを開発するときに使用する端子で、通常はプルダウンしておきます。また ICT 端子は IC テスト用の端子なので解放のままにしておきます。

● Z80 ファミリ LSI との違い

もう一つ注意すべき点は、Z80CTC ではパッケージのピン数の関係で省略されていたチャネル3の ZC/TO_3 の出力ピンがある点、そしてZ80SIO のボンディ



〈図 2〉水晶発振子の接続例



〈表 2〉 TMPZ84C015 特有の信号ピン

ピン名称	入出力	機能
XTAL,	入力	→ 目 対対 フロセクタサルフ
XTAL ₂	出力	水晶発振子用接続端子
IEO	出力	割り込みイネーブル出力
IEI	入力	割り込みイネーブル入力
CLKIN	入力	外部クロック入力
CLKOUT	出力	クロック出力
EV(I)	入力	エバリュエータ用信号
A7RF	出力	補助アドレス・ビット
WDTOUT	出力	ウォッチドグ・タイマ出力
ICT	出力	テスト用端子

ング・オプションのような制約がなく、チャネルBの 送受信クロック入力や SYNC 入力, DTR 出力がすべ て出ている点です。

このためソフトウェア的にはまったく同じといって も, TMPZ84C015で作った回路を, そのまま単品の CPUや CTC, SIO の組み合わせに置き換えようとし たとき、信号ピンが出ていないなどの問題がおこるの で注意します。

さらに Z80 では7ビット分しか有効ビットがなか ったリフレッシュ・アドレスですが、TMPZ84C015で は、A7RF端子を装備することで、8ビット分のリフ レッシュ・アドレスを出力することが可能です。

● 内蔵 1/0 ついて

表3に TMPZ84C015 内蔵の I/O のアドレスを示し ます。イメージ・アドレスはなくフル・デコードされて います。これは CPU 内部で固定されているので、外 部にI/Oを増設するときは、同じアドレスに重なら ないようにアドレス・デコード回路を設計してくださ い、アドレスがすでに決まっているだけで、機能は単 品の Z80 ファミリとまったく同じです。

独自の I/O ポートとしては、ウォッチドグ・タイマ やスタンバイ・モード,内蔵 I/O の割り込み優先順位 設定などのポートが追加されています。

スタンバイ機能とは

TMPZ84C は CMOS のため、それ自体の消費電力 も小さく、また ROM や RAM にも CMOS の物を使 えば、マイコン回路の消費電力はほとんどゼロに近く なります.

しかしクロック回路などで発振が続いていると,発 振回路の消費電力だけでなく CPU や ROM などでも 電力を消費し、電池動作の機器などでは思ったように 電池寿命が延びません。

そこで TMPZ84C では、HALT 命令を実行すると スタンバイ機能と呼ばれる低消費電力モードに入りま す。さらにクロックを止めてしまえば消費電力はほと んどゼロになります.

TMPZ84Cでは、HALT命令実行時のクロックに 関する動作を4通り設定することが可能です。この HALT モードの設定は CPU の動作や消費電力に大きく影響します。表4 にスタンバイ・モード設定について示します。

▶ IDLE1 モード

内部の発振器は動作させますが、外部へのクロック 供給はしません。内部のCTCなどにもクロックは供 給されないので、CTCからのタイマ割り込みによる リスタート(設定時間後に処理を再開する)はできませ ん。この場合は外部にリスタートのための回路を必要 とします。リスタート時には発振器のウォーミング・ アップが必要ないので、素早く処理を再開させること ができますが、発振器が動作しているために、数 mA の電流を消費します。

▶ IDLE2 モード

内部発振器を動作させ、さらに外部へのクロック供給をします。内部のCTCなどにもクロックは供給されるので、CTCからの割り込みによるリスタート(設定時間後に処理を再開する)ができます。しかし、CTCが動作しているために、消費電流は通常の半分程度にしかなりません。

▶ STOP モード

内部動作をすべて停止するので、消費電流はほとんどゼロになります。しかしリスタート時にはウォーミング・アップを行うので、処理の再開には 2¹⁴クロック・サイクルの時間がかかります。

なお、外部クロックを使用すると、HALT 命令を 実行しても STOP モードにはなりません.

▶ RUN モード

HALT 命令を実行してもスタンバイ・モードにはなりません。したがって消費電流も通常の動作時と同じになります。つまり Z80 と同様に、内部的には NOP命令の実行を繰り返すモードです。

● スタンバイ・モードの設定

システム設定に関する重要な設定なので、簡単には変更できないようなしかけがされています。まずホールト・モード設定レジスタ(アドレス Flh)に対してDBh を書き込みます。それからホールト・モード・コントロール・レジスタ(アドレス F0h)のビット4、3で、ホールト命令実行時のスタンバイ・モードを設定します。またこのレジスタの上位ビットは、後述するウォッチドグ・タイマのレジスタになっているので、ウォッチドグ・タイマでの設定も考えてデータを書き込みます。

● ウォッチドグ・タイマとは

マイコンの処理は、いくつかある処理を決められた順序で繰り返すという動作が大半をしめていると思われます.

また本来ハードウェアやソフトウェアが正常であれば、暴走などという状態にはならないはずです。しか

(表 3) TMPZ84C015 内蔵 I/O のポート・アドレス

内蔵 I/O デバイス	チャネル	I/O アドレス
1000	チャネル 0	10h
CTC	チャネル1	11h ·
CIC	チャネル2	12h
	チャネル3	13h
	チャネル A データ	18h
SIO	チャネルA コマンド/ステータス	19h
310	チャネル B データ	1Ah
	チャネルB コマンド/ステータス	1Bh.
7 -	チャネル A データ	1Ch
PIO	チャネル A コマンド	1Dh
110	チャネル B データ	1Eh
	チャネル B コマンド	1Fh
ウォッチド	グ・タイマ/スタンバイ・モード設定	F0h
ウォッチド	グ・タイマ・コマンド・レジスタ	Flh -
デイジィ・ラ	チェーン割り込み優先順位設定レジスタ	F4h

〈表 4〉 スタンバイ・モードのいろいろ

モード	CGC 発振器	CPU	СТС	PIO	SIO	WDT	CLK OUT 端子
IDLE1	0	×	×	×	×	×	×
IDLE2	0	×	0	×	×	×	0
STOP	×	×	×	×	×	×	×
RUN	0	0	0	0	0	0	0

〇:動作継続, ×:動作停止

し組み込み用マイコンなどの場合は、置かれる環境などにより外部からノイズや予期しない信号で、誤動作することが考えられます。

このような状態になったときに、自動的にリセット をかけられるシステムがあると、ふたたび決められた 処理を繰り返す動作に復帰でき便利です。

これを実現するのがウォッチドグ・タイマです.一定時間以内にプログラムがカウンタの値をクリアしないと,リセットに接続された出力がアクティブになり,システムをリセットするというものです。よってソフトウェアで,その一定時間以内にカウンタをクリアするようにしなければなりません.


● ウォッチドグ・タイマの設定

ウォッチドグ・タイマ設定レジスタには、ウォッチドグ機能を使うか使わないかのイネーブル設定ビットと、カウンタをクリアしてからリセットがかかるまでの時間を選択、設定します。


リセットまでの時間は、システム・クロック× 2^{16} 、 2^{18} 、 2^{20} 、 2^{22} の 4 種類が選択できます。システム・クロック× 2^{16} を設定した場合、クロック 10 MHz では 6.5 ms の周期となります。1 命令の実行クロックを平均 10 クロックとすると、約 6500 ステップ分のプログラムの実行時間に相当します。

またスタンバイ・モードの設定で説明したように,

〈図3〉スタンバイ・モードとウォッチドグ・タイマの設定



〈図 4〉 スタンバイ・モードと ウォッチドグ・タイマ の設定の流れ



(a) スタンバイ·モード/ウォッチドグ·タイマの設定

ウォッチドグ・タイマのレジスタは二重コントロール になっているので同様の手順でレジスタを設定します。 スタンバイ・モードとウォッチドグ・タイマの設定を

図3に、設定や解除の流れを図4に示します。また リスト1に設定プログラム例を示します。

● ウォッチドグ・タイマの活用

ウォッチドグ・タイマとはマイコンの信頼性を上げるためのものです。ではウォッチドグ・タイマをクリアするためのプログラムは、どのように埋め込んだらよいのでしょうか。

決められた時間以内にクリアするわけですから、タイマ割り込みなどで処理すると簡単そうですが、ウォッチドグ・タイマをタイマ割り込みでクリアするのは ナンセンスです。

ウォッチドグ・タイマとは、メイン・ルーチンが、正 しく繰り返し実行されているかをチェックするものと 考えてください。よってメイン・ルーチンのループの中の1箇所だけに入れるべきです。しかもサブルーチンなどにせずに直接 OUT 命令を実行したほうがよいでしょう。

また、例えばシステム・クロックが $10 \, \text{MHz}$ のとき、ウォッチドグ・タイマの時間は最長でもシステム・クロック× 2^{22} 時間、約 0.4 秒となります。つまりメイン・ルーチンを $1 \, \text{回ループするときの処理時間は、}$ この時間以内に収まるようにしなければなりません。

例えば工作機械のアームなどは、動き出してから 0.5 秒もあれば作業員を跳ね飛ばすこともできるでしょう。つまり 0.5 秒もの長時間(マイコンにとっては 長時間と考えるべき)マイコンが暴走していたらたい へんなことになる可能性もあるのです。

● 割り込み優先順位

第6章で解説したように、Z80はデイジィ・チェー

〈図 5〉 TMPZ84C015 Ø 割り込み優先順位の 設定



oIEO端子 (出力) 高い 低い IEI端子 SIO IEO IEI CTC IEC IFI IEI PIO IFO (入力)

(b) "101"を書き込んだときの例

ン方式により割り込み優先順位を制御しています. TMPZ84C015 にはCTC, PIO, SIO が内蔵されてい るので、これらの優先順位を設定する必要があります。

これはデイジィ・チェーン割り込み優先順位設定レ ジスタ(アドレス F4h)の下位3ビットで設定します。 設定値と優先順位の関係を図5に示します。

この設定のための I/O 操作はウォッチドグ・タイマ のような二重操作はいりません。 〈高見 豊〉

TMPZ84C013 TMPZ84C011

TMPZ84C013

Z80PIO が内蔵されていないだけで、それ以外の I/ ○やウォッチドグ・タイマ,スタンバイ・モードなどの 設定も、TMPZ84C015と同一です。I/Oアドレスも、 TMPZ84C015 から PIO のアドレスがなくなっただけ で、他のI/Oアドレスに変更はありません。ピン配 置を図7と表5に示します。

■ TMPZ84C011

これはTMPZ84C015からSIOとWDTをとり、さ らに8ビット・パラレル入出力ポートを5チャネル装 備した、パラレル入出力を強化した CPU です。図7 と表5にピン配置を表6に内蔵 I/O アドレスを示し ます、また CTC の出力である ZC/TO3もありません、 このパラレル・ポートはZ80PIOとは異なり、

〈リスト 1〉 ウォッチドグ・タイマ設定プログラム例


HALTMR EQU ;ホールト・モード・レジスタ1/0 ;コマンド・レジスタ1/0 HALTMCR EQU LD A. ODBH :ホールト・モード解除データ (HALTMCR), A :書き込み A, 11111011B : WDTイネーブル RUNモード LD EI LD A. O4EH A, 04EH ; WDTクリア・データ (HALTMCR), A ; WDTクリア (a) WDTイネーブル・プログラム A ODRH ;ホールト・モード解除データ A, OUDIN (HALTMCR), A ; 書き込み A, 01111011B ; WDTディセーブル RUNモード OUT (HALTMR), A A, OB1H ; WDTディセーブル・データ (HALTMCR), A ; 書き込み LD (b) WDTディセーブル・プログラム

Z80PIO の割り込みを使わないモード3のビット・モ ード専用のパラレル・ポートと同じような使い方をし ます。


● パラレル・ポートの使い方

パラレル・ポートの入出力は1ビット単位で設定で き、対応するチャネルの入出力設定レジスタの対応す るビットを設定します。"0"で入力。"1"で出力です。


〈図 6〉パラレル・ポートの動作



(a) リセット直後



(b) 出カレジスタを"1"にする



(c) 出力方向に切り替え


〈表 5〉 TMPZ84C013/011 のピン配置

ピン名称	TMPZ84C011	TMPZ84C013
D_0	6	83
5	5	5
D_7	13	76
Ao	29	1
1	5	5
A ₁₅	44	16
PA_o	68	
- 1	5	-
PA,	61	
PB _o	76	
1	5	_
PB ₇	79	
PC _o	60	
1	5	-
PC ₇	53	
PD _o	96	
1	5	_
PD_5	91	
PD_6	89	_
PD ₇	88	_
PE _o	85	
5	5	_
PE,	78	
M1	25	17
RD	19	30
WR	20	20

	126 27 1	MPZ84C013/0	コーのピン町
	ピン名称	TMPZ84C011	TMPZ84C013
	CLK/TRG ₀	5	75
	5	5	5
	CLK/TRG ₃	2	72
	7C/TO	99	68
	ZC/TO ₀	99	5
	ZC/TO ₂	97	70
	20/102	51	(ZC/TO ₃ : 71)
l	IEI	1	60
	IEO	87	59
	XTAL,	49	63
	XTAL ₂	48	64
	MREQ	17	23
	ĪORQ	18	21
	WAIT	22	19
	BUSREQ	23	18
	BUSACK	21	29
	HALT	16	31
	RFSH	26	26
	EV	15	58
	TEST	86	_
	ICT	_	42, 44
	MS ₁	47	_
	MS ₂	46	-
	CLK	52	66 (CLKOUT)

ピン名称	TMPZ84C011	TMPZ84C013
CLKIN	_	67
RESET	24	28
INT	14	25
NMI	45	56
W/RDY _A	_	32
W/RDY _B	-	54
SYNCA	-	33
SYNC	-	53
RxD _A		34
RxD _B	-	52
RxCA	_	35
RxC _B	_	51
TxCA	_	36
$\overline{TxC_B}$	_	50
TxDA	_	37
TxD_B	_	49
DTRA	_	38
DTRB		48
RTSA	_	34
RTSB	-	47
CTSA	_	40
CTS _B		46
DCDA		41
DCD _B		45
Vcc	27, 51, 90	43, 84
V_{ss}	28, 50, 77, 100	22, 62

〈図 7〉 TMPZ84C011 と 013 のピン配置



〈表 6〉 TMPZ84C011 内蔵 I/O のポート・アドレス

内蔵 I/O テバイス	チャネル	1/0アドレス
	チャネル 0	10h
CTC	チャネル1	11h
CIC	チャネル2	12h
	チャネル3	13h
	チャネル A 入出力設定レジスタ	54h
	チャネル B 入出力設定レジスタ	55h
	チャネル C 入出力設定レジスタ	56h
	チャネル D 入出力設定レジスタ	34h
パラレル	チャネルE入出力設定レジスタ	44h
I/O	チャネルA データ	50h
	チャネル B データ	51h
	チャネル C データ	52h
	チャネル D データ	30h
	チャネルE データ	40h

リセット時はすべてのポートの設定が入力になっています。またこのパラレル・ポートは、ポートが入力に設定されていても、書き込み動作をすると出力レジスタにデータがラッチされます。それからポートを出力に設定すると、書き込んだ値が即座に出力されるようになっています。

よって図6のように端子をプルアップしておくと, リセット直後はポートが入力に設定されるので,端子 の状態としては H レベルを出力することになります。

まず CPU がリセットされると PIO の出力レジスタはクリアされ "0" になります。このあと "1" を書き込むと出力レジスタにラッチされ,次に方向を出力に設定しても端子の状態は H レベルを保ちます。これにより, Z80PIO や 8255 などで問題になる,初期化時に瞬間的に L レベルが出力されるという問題がありません。

Z84C15/Z84C11

Z84Cxxシリーズ(ザイログ)は、TMPZ84C015(東芝)に対応する Z84C15と、TMPZ84C011に対応する Z84C11の2種類がよく使われます。内蔵I/Oの種類、アドレス、設定方法などは、Z84C15はTMPZ84C015と、Z84C11はTMPZ84C011とまったく同じです。

しかしこの 2 種類には、次の機能が追加されていま

- ▶ パワーONリセット
- ▶ プログラマブル・ウェイト・ステート・ジェネレータ
- ▶ プログラマブル・アドレス・デコーダ
- ▶ 32 ピット CRC ジェネレータ・チェッカ (SIO チャネル A のみ)
- ▶ SIO 送受信クロック・シュミット・トリガ入力
- ▶ CGC 出力周波数 1/1, 1/2 の選択が可能
- ▶ EVモード時,外部回路不要

また当然のことながら、Z84C11 には SIO が内蔵されていないので、32 ビット CRC や送受信クロック入力のシュミット・トリガ機能はありません。またプログラマブル・アドレス・デコーダの機能もありません。

PIO, CTC, SIO, WDT のアドレスは, TMPZ84 C015 や 011 ととまったく同じですが, これ以外に,

上記の機能をコントロールするための,システム・コントロール・レジスタが追加されています(表7).

ここではとくに、パワー ON リセット機能と、プログラマブル・ウェイト・ステート・ジェネレータ、プログラマブル・アドレス・デコーダについて説明します.

● パワー ON リセット

Z84C15/C11 のリセット端子はオープン・ドレイン

<表 7 > Z84C15/C11 に追加されたシステム・コントロール・ レジスタの I/O アドレス

SCRP(シスラ	テム・コント	ロール・レジスタ・ポインタ)	EEh
SCDP(シスラ	テム・コン	トロール・データ・ポート)	EFh

〈表8〉 コントロール・レジスタのアドレス

00000000b (00h)	WCR(ウェイト・コントロール・レジスタ)
00000001b (01h)	MWBR(メモリ・ウェイト・バウンダリ・ レジスタ)
00000010b (02h)	CSBR(チップ・セレクト・バウンダリ・レジスタ)
00000011b (03h)	MCR(Misc コントロール・レジスタ)

端子で、切り離し可能なリセット IC が内蔵された端子と考えることができます。電源投入時は、内蔵のリセット IC がイネーブルに設定されるので、電源電圧が約2.2 V を越えてから約25~75 ms の期間、Lレベルを出力します。また立ち下がりエッジを検出すると、システム・クロックで16 クロックの時間、Lレベルを出力します。

またシステム・コントロール・レジスタを設定することで、リセット IC をディセーブルに設定することも可能です。この場合は通常の Z80CPU と同様、システム・クロックで 3 クロック以上の時間、リセット端子に L レベルを入力することで、リセットをかけることができます

● ウェイト・ステート・ジェネレータ

Z84C15/C11 は、各サイクルに外付け回路なしでウェイトを追加することができます

このとき、WAIT 端子によるウェイト・コントロールは、ウェイト・ステート・ジェネレータによるウェイト・ステート終了後にサンプリングされます(割り込みアクノリッジ時を除く)。


以下のサイクルのときにウェイトを入れることができます。


- ▶ メモリ・アクセス・サイクル メモリの読み書き時のウェイトです。
- ▶ オペコード・フェッチ・サイクル オペコード・フェッチ時の合計ウェイト数は、メモリ・ウェイトにさらに加算されます。
- ▶ I/O アクセス・サイクル

内蔵 I/O をアクセスするときには挿入されません。

▶ 割り込みベクタ・フェッチ・サイクル 割り込みアクノリッジ・サイクル中の、割り込みベ クトル・フェッチ時、IORQがLレベルの期間に挿 入されます。

〈図 8〉 プログラマブル・アドレス・デコーダ





(b) メモリ・ウェイト・パウンダリ・レジスタのフォーマット

▶割り込みアクノリッジ・サイクル

割り込みアクノリッジ・サイクルにおいて、MIが Lレベルになってから、IORQがLレベルを出力す るまでの間に挿入されます。さらに、RETI(割り 込み復帰)サイクル中にも挿入されます。これらは、 デイジィ・チェーン接続された周辺LSIへのアクセ ス時間を確保するために挿入されます。

リセット後はすべてのサイクルに、最大数のウェイトが自動的に挿入されます。そして16回目のオペコード・フェッチ・サイクルから、ウェイト・ステートの自動挿入はなくなります。

よって、アクセス速度の遅いメモリなどを使用する場合は、リセット後16ステップ以内に、ウェイト・ステート・ジェネレータに対して各サイクルのウェイト

The state of the s

(d) Miscコントロール・レジスタのフォーマッド

数を設定しなければなりません。

また、メモリ・アクセス・サイクルに対するウェイトは、ウェイトを入れるアドレス範囲を指定できます。 つまり、RAMには高速なメモリを使っているが、 ROMが遅いという場合、ROM領域だけにウェイト を入れることができます。

アクセス速度とメモリ・アクセス時のウェイト数の目安としては、システム・クロックが6 MHz の CPU の場合、200 ns 以上のメモリを使用するなら1 ウェイト、それより速いメモリならウェイトの必要はありません。システム・クロック10 MHz の CPU の場合、200 ns 以上のメモリなら2 ウェイト、200 ns~100 nsなら1 ウェイト、100 ns 以下ならウェイトなしとなります。

〈リスト 2〉システム・コントロール・レジスタの設定例

```
1/0アドレス設定
SCRP
         EQU
                   OEEH
                             ;システム・コントロール・レジ スタ・ホ インタ
SCDP
          EQU
                   OFFH
IPR
                             :割り込み優先順位設定
                   OF4H
START:
         284C15 内部コントロールレジスタ初期化
         XOR
                   (SCRP), A
                                      :ポインタO WAIT Ctrl
         LD
                   (SCDP), A
         OUT
                                      :ノン・ウェイト
         LD
                   (SCRP), A
         OUT
                                      ;ポインタ1 WAITバウンダリ
;全アドレス ウェイト無し
         LD
OUT
LD
                   (SCDP), A
         OUT
                   (SCRP). A
                                      :/CSO /CS1 | > F = - N
:/CSO 0000h ~ 7FFFh ROM
:/CS1 8000h ~ FFFFh RAM
         LD
                     11110111B
                  (SCDP). A
                   A, 3
(SCRP), A
         OUT
                                      ;ポインタ3
                   A, 00000011B
                  (SCDP), A
A, 00000100B
(IPR), A
                                     :/CSO /CS1 イネーブル
:PIO > CTC > SIO
        OUT
        OUT
```

〈リスト 3〉プログラマブル・アドレス・デコーダとウェイト・ステート・ジェネレータの設定プログラム

SCRP EQU SCDP EQU	OEEH ;システム・コントロール・レジ、スタ・ホ。インタ OEFH ;システム・コントロール・デ、ータ・ホ。ート
ROM_END EQU RAM_END EQU WAIT_S EQU WAIT_E EQU	03FFFH :ROM終了アドレス 07FFFH :RAM終了アドレス 00000H :メモリ・ウェイト挿入 開始アドレス 0FFFFH :メモリ・ウェイト挿入 終了アドレス
ORG	0
LD OUT LD	A, 1 (SCRP), A ; ポインタ1 (SCRP), A ; ウェイト・バウンダリ・レジスタ A, 0+((WAIT_E SHR 8) AND 0F0H)+(WAIT_S SHR 12)
OUT LD OUT	(SCDP), A A, 2 (SCRP), A ; パインタ2 (SCRP), A ; /CSO /CS1 アドレス設定
LD OUT LD	A, 0+((RAM_END SHR 8) AND OFOH)+(ROM_END SHR 12) (SCDP), A
OUT	A, 3 (SCRP), A A, 00000011B
OUT	(SCDP), A ;/CSO /CS1 イネーブル

● プログラマブル・アドレス・デコーダ

Z84C15 はCS₀とCS₁の二つのチップ・セレクト端子を備えたプログラマブル・アドレス・デコーダを内蔵しています。この二つのチップ・セレクト端子に、それぞれ ROM と RAM のチップ・セレクト端子を接続することでアドレス・デコーダが不要になり、回路が非常に簡単になります。

アドレス・デコード単位は4Kバイト単位で、アドレス・バス上位4ビット(A_{15} $\sim A_{12}$)をデコードし、図8に示すようなメモリ・マップを設定できます。

リセット直後は、 $\overline{CS_0}$ がアドレス 0000h~FFFFh の範囲でイネーブルになります。よって $\overline{CS_0}$ に ROM のチップ・セレクトを接続します。また $\overline{CS_0}$ に RAM の \overline{CS} を接続しているシステムでは、 $\overline{CS_0}$ の上限アドレスを設定し、 $\overline{CS_0}$ をイネーブルにしないと、RAM が選択されません。

● システム・コントロール・レジスタの使い方

プログラマブル・ウェイト・ステート・ジェネレータ やアドレス・デコータなどの設定は、システム・コント ロール・レジスタをアクセスすることで設定します。

システム・コントロール・レジスタは、SCRP(システム・コントロール・レジスタ・ポインタ:I/Oアドレス EEh)にアクセスしたいコントロール・レジスタのアドレスを指定し、SCDP(システム・コントロール・データ・ポート:I/Oアドレス EFh)で読み書きするという手順を取ります。

各種コントロール・レジスタのアドレスとコントロール・データの意味を表8と図9に、システム・コントロール・レジスタの設定方法の例をリスト2に示します。またプログラマブル・アドレス・デコーダとメモリ・アクセスにウェイトを入れる領域の設定を、アセンブラの算術演算子を使って自動的に計算するプログ

ラムをリスト3に示します.

● Z84C15 のピン配置

Z84C15 は TMPZ84C015 とピン配置が同じ 100 ピン QFP ですが、プログラマブル・アドレス・デコーダの機能の追加により、 $\overline{CS_0}$ と $\overline{CS_1}$ のチップ・セレクト端子が追加されています。TMPZ84C015 ではテスト用端子だった ICT ピンに割り当てられています。40番ピンが $\overline{CS_0}$ 、42番ピンが $\overline{CS_1}$ です。

また電気的特性についても, ほぼ TMPZ84C015 と 同じとみてかまわないでしょう.

● Z84C15 の初期化

Z84C15では初期化時に、ちょっとした落とし穴(?)があります。

図9をよく見てください。各レジスタの初期状態をパワーONリセット時として示しています。つまり電源を投入したときにしかクリアされないのです


ということは、最初に電源を投入してこれらのレジスタを一度だけ設定すれば、次にリセット・スイッチによりリセットしても、その設定がクリアされずに残るわけです。

これでよく失敗するのは、プログラムの開発中などのときです。一度初期化がうまくいくと、その設定がリセット後も残りますから、その後のプログラムの修正で、実は初期化部分を誤って変えてしまっても、リセット・スイッチによるリセットではそのまま動作してしまうわけです。

こうして完成したと思って ROM 化し、改めて電源 ON で走らせると…ということになりかねません。注意しましょう。

● 1/2 分周と 1/1 分周クロック

これは例えば、5 MHz版の CPU に 10 MHzの水晶振動子を接続し、普段は 1/2 分周の 5 MHz で動作



<図 10> Z84C11 のウォッチドグ・ タイマ・レジスタ (I/O アドレス: F0h)

させ,ターボ・モードで1/1分周の10MHzにできる…というものではありません。

1/1 分周を使うときは、クロック周波数と同じ周波数の水晶振動子を使い、少しでも低消費電力にしたいときに半分のクロック周波数で動作させ、処理速度を優先させたいときに 1/1 分周に設定するという目的で使います。

よって 1/1 分周に設定したときのクロック周波数が、 CPU の最高動作クロック周波数を超えないように周 波数を選択します。

● Z84C11のピン配置

これもピン配置は TMPZ84C011 と同じですが、ウォッチドグ・タイマ機能が追加されているので、その出力端子である WDTOUT 端子が、パラレル・ポートのチャネル Eのビット 7(78 番ピン)のピンと兼用に割り当てられています。

ウォッチドグ・タイマがイネーブルに設定されると, WDTOUT になります。このときチャネルEのビッ ト7に書き込まれた値は、 PE_7/\overline{WDTOUT} ピンには 影響は与えませんが、出力ラッチには書き込まれてい ます。また読み出しをしたときは、 \overline{WDTOUT} の出 力状態が読み込まれます。リセット時は、ウォッチド グ・タイマはディセーブルです。

またプログラマブル・アドレス・デコーダなどの機能がないので、システム・コントロール・レジスタの CSBR と MCR はありません。またこのため内蔵のリセット IC のイネーブル・コントロールや、CGC クロックの分周比の設定のビットが、モード設定レジスタ(アドレス F0h) に割り当てられているので注意します(図 10)。

また図 10 でわかるように、これも C15 と同様に、 リセット時にコントロール・レジスタの状態を保持す ることもできます。しかしプログラマブルに設定でき る点が違います。

クロック周波数の分周設定についても C15 と同様です。 〈菅原尚申〉

KL5C8012の概要

● KL5C8012 の特徴

ここでは KL5C8012 とはどんな CPU か, そして気になるその処理スピードをチェックしてみたいと思います.

まず図 11 に内部ブロック図を,また表 9 に従来の Z80 やその周辺 LSI との違いを示します.


● CPU コア KC80

KL5C8012 の最大の特徴は、Z80 とソフトウェアが バイナリ・レベルでフル・コンパチブルだという点でし ょう、そのため、基本的には従来からのソフトウェア 資産をそのまま使うことが可能です。

CPU の最大クロック周波数は 10 MHz です。しかし、一つ一つの命令実行に必要なクロック数が、Z80 と比較して $1/2\sim1/11$ と少なくなっています(表 10)。また最小命令実行時間は 1 クロックで 0.1 μs です。

外部メモリや外部 I/O のアクセス・タイミングも高速化されています。ノン・ウェイト時は、1 クロックでリード/ライト・サイクルを実行することになります

〈図 11〉(4) KL5C8012 の内部ブロック



(図12)。

Z80 は最少命令実行時間が4クロックで,システム・クロック 10 MHz 時は 0.4 μs です。

したがって、同一動作クロック数の Z80 と比較しても単純計算で 4 倍高速となっています。

CPUの信号として外部に出力されているものは, M1, HALT, NMI, ERDY, BREQ(BUSREQ), BACK(BUSACK)です(括弧内は Z80 での名称).

また Z80 の \overline{RD} , \overline{WR} , \overline{MREQ} , \overline{IORQ} は出力されていませんが,そのかわり,メモリ・アクセス用に


〈表 9〉 KL5C8012 と Z80 の比較

	KL5C8012	Z80 と周辺 LSI	
CPU	命令実行クロック数 1~7クロック メモリ空間 一度に扱える範囲は 64K バイト MMU を内蔵し、バンク切り替えによって 最大 512K バイトまでアクセス可能 チップ内部に 512 バイトの RAM を内蔵 ウェイト 外部メモリ・アクセスに 1 クロック、外部 I/O アクセスに 2 クロック、ウェイト挿入をプログ ラムで制御可能 ハードウェアによってさらに延長可能	命令実行クロック数 4~23クロック メモリ空間 64Kパイト MMU は準備されていない ウェイト ハードウェアによってウェイト挿入可能	
割り込みコントローラ	16 入力(内部 8, 外部 8) モード 2 対応 エッジ, レベル入力切り替え可 多重割り込み可能 優先順位変更可能	Z80 ファミリにはない 周辺 LSI にモード 2 割り込み制御のハードウェアを内蔵、多重割り込み可能 優先順位はデイジィ・チェーンの接続による 8259A モード 0 使用 8 入力 エッジ、レベル入力切り替え可 多重割り込み可能 優先順位変更可能	
タイマ/カウンタ A 16 ビット・カウンタ 2 チャネルカスケード接続により 32 ビット化可能4種類の動作モードをもつタイマ/カウンタ B 8 ビット・プリスケーラ付き16 ビット・カウンタ3 チャネルチャネル1 はボーレート設定用に使うためシリアル・ポートの送受信クロックに内部で接続可能4種類の動作モードをもつ		6種類の動作モードをもつ	
シリアル・ポート	8251A と同一機能 1 チャネル 非同期式・同期式通信可能	Z80SIO 2 チャネル内蔵 非同期式・同期式・SDLC 通信可能 CRC 生成・チェック機能内蔵 8251A 1 チャネル 非同期式・同期式通信可能	
パラレル・ポート	パラレル・ポート A 8 ビット 2 チャネル 1 ビット単位で入出力の方向制御が可能 出力切り替え時のデータ・プリセット機能 パラレル・ポート B 8 ビット 3 チャネル 4 ビット単位で入出力の方向制御が可能 ビット単位のセット/リセットが可能 出力切り替え時のデータ・プリセット機能	Z80PIO 8 ビット 2 チャネル ハンドシェイクによる入出力機能内蔵 ビット・モード時(単純な入出力ポート), I ビット・モード時、入出力ポートのデータ値に より割り込み発生可能 8255A 8 ビット 3 チャネル ストローブ入出力機能内蔵 単純入出力ポート時, ビット単位のセット/リセットが可能	

〈表 10〉実行クロック数の比較

命令の例	KL5C8012	Z80
LD B, C	1クロック	4クロック
ADD HL, BC	1クロック	11 クロック
DEC DE	1クロック	6クロック
POP AF	3クロック	10 クロック
JR Z, +20h	3クロック	12 クロック

〈図 13〉(4) MMU の論理アドレスと物理アドレス



EMRD, EMWR, I/O アクセス用に EIORD, EIOWR が用意されています.

● MMU を内蔵

MMU(メモリ・マネージメント・ユニット)を内蔵することにより、アドレス空間は1Mバイト(物理アドレス)に拡張されています。ただしアドレス・バスが19本しかないので、外部メモリは最大512Kバイトまで接続できます(マキシマム・モード時)。

また一度に扱えるメモリ容量は Z80 と同じ 64 K バイト (論理アドレス)です。よって 64 K バイトをこえるデータを扱うために、バンク切り替えを行う必要があります。


論理アドレス空間は図13に示すように五つの領域(R0~R4)に分割されています。


● メモリ・マップ


外部メモリの接続方式はノーマル・モードとマキシマム・モードの2種類あり、MODE端子で設定します。

ノーマル・モードのときは、アドレス・バス A_{18} , A_{17} はチップ・セレクト端子として動作します。したがって $A_0 \sim A_{16}$ までの 128 K バイトのメモリを二つ、合計 256K バイトまでを制御できます。

マキシマム・モードのときは、本来のアドレス・バスとして動作するので、 $A_0 \sim A_{18}$ までの512~K バイトとなります。







(b) 外部メモリ・ライト・サイクル

また、内蔵 RAM は物理アドレスでFFE00h ~FFFFFh に配置されています。この RAM は後述 のウェイトの設定にかかわらず、0 ウェイトでアクセ スされます。

● ウェイト機能

メモリや I/O の中にはスピードが遅いものもあります。そのためのウェイト制御回路を内蔵しており、外部メモリ・アクセスに1ウェイト、外部 I/O アクセスに2ウェイト入れることができます。

● デバッグ機能

KL5C8012 の特徴として、デバッグ用の専用端子と 回路を内蔵している点があげられます。

この専用端子にバグ・ファインダ・アダプタ BFA8001(川崎製鉄)を接続し、パソコンの RS-232-C ポートと接続することによって、ブレーク・ポイント の設定や内部レジスタの読み書き、メモリの読み書き が行えます。

ユーザのメモリや I/O 空間とは異なる空間に置かれるため、ユーザ側の制限はまったくありません。またハードウェア・プレーク対応など、ROM 上のプログラムにもプレークをかけることができ、ICE 感覚で使用できます。

● スピードの比較

ここでは KL5C8012 の評価ボード SMC01 を使い, Z80 と同一プログラムを実行させたときの処理時間の 違いで実行スピードを比較してみます.

比較のための Z80 ボードには TK-Z80 (東洋リンクス)を使います。 クロック周波数は 4.9152 MHz です。 SMC01 の動作クロック数は 10 MHz なので,テスト・プログラムの実行時間を倍にすれば,クロック 5

〈表 11〉実行速度の違い

プログラム番号	SMC01 (10MHz)単位 ms	The second secon	同一クロックでの スピード比(TK-Z80を1)
1	39	320	4.03 倍
2	0.1972	1.59	3.96 倍
3	0.162	1.14	3.46 倍
4	0.5943	4.16	3.44 倍
(5)	2.57	17.74	3.39 倍
6	10.7	74.1	3.40 倍
7	21.9	150.7	3.38 倍

MHz相当の実行時間になります。

● テスト・プログラムの結果

テストに使用したプログラムは以下のとおりです。

- ① 単純ループ(65536 回)
- ② 16 ビット、8 データのソート
- ③ 8ビット、256データからのサーチ
- ④ 32 ビット×32 ビット
- ⑤ 64 ビット÷64 ビット
- 6 loge(X)
- ⑦ デシベル値の計算

表 11 に実測した実行時間と、そのスピード比を示します。

この結果からすると、同一クロック数では3~4倍のスピードアップになっていることがわかります。

①がいちばん速くなりましたが、これは変数をレジスタだけでプログラムしており、ほかはメモリ・アクセスが入っているからだと考えられます。

例えば、LD A、B は Z80 とくらべて 1/4 になるのに対し、LD A、(8000H) は 3/10 となります。

今回のテストではI/O入出力を含まないプログラムでしたが、実際にコントローラとして使うにはI/Oの処理が入ります。

しかし、たとえ外付け I/O を増設し、ウェイトを入れたとしても、I/O 入出力を割り込みで起動させれば、I/O で待たされる間にほかの処理を行うことができるので、全体の処理能力を高めることができるでしょう。

使用上の注意点

しかし注意点もあります。まず100ピンQFPパッケージにこれだけの機能ピンを装備することは当然無理で、兼用端子が多いため同時に使えない機能があるということです。

また Z80 ベースの CPU とはいえ, バス・サイクル やデイジィ・チェーン接続用端子などの関係で, Z80 ファミリ LSI を直接外付けすることは難しそうです.

〈菊地恭徳〉

KL5C8012の使い方

すでに説明したように、KL5C8012 は多機能な周辺 LSI を内蔵していますが、100 ピン・パッケージに収める関係で、マルチプレクス(兼用ピン化)されているピンがあり、同時に使えない場合があります。表 12 に内蔵 I/O のアドレスを、図 14 に兼用ピンになっている入出力ピンの選択レジスタを示します。

また、ここでは KL5C8012 を使った市販マイコン・ボード TC8012 (田中電子) と UKC82/01 (ユニテク電子) を例にあげて説明します。

● リセット直後の状態

まずリセット直後の状態を知っておかなくてはなり ません。注意すべき点は次の4点です。

- MMU は一部を除いて外部 ROM を論理アドレス 空間に割り付けてしまう
- ・マルチプレクスされた兼用端子は、すべてパラレル・ポートに選択されている
- ・ウェイトは外部メモリは1ウェイト,外部I/Oは2 ウェイト
- MODE 端子ピンの状態でノーマル・モード、マキシマム・モード、バグファインダ・モードを決定

したがってリセット後に必要に応じて,内蔵の制御 レジスタを設定しなおします.

MMU の初期化

まず外部 RAM を使用する場合は、MMU の設定をしなくてはなりません。

例にあげた二つのボードでは、MODE 端子がノーマル・モードに設定されているので、ここでは MMU 設定など、ノーマル・モードを例に説明します。

ノーマル・モードでは物理アドレス空間(1M) バイト) うちの、00000h 番地から 128K バイト $(\overline{M0CS}$ でアクセス) と、0E0000h 番地から 128K バイト $(\overline{M1CS}$ でアクセス) を、論理アドレス空間の 64K バイトに、五つの領域に分けて割り当てることのできるモードです。

リセット直後は外部 RAM を使うために MMU を 設定します。とりあえず Z80 の標準的な使い方と同 じように、

- ROM 領域 32K バイト: 0000h~7FFFh
- ・RAM 領域 32K バイト: 8000h~0FFFFh

と割り付けるためのもっとも簡単な設定をリスト4


-		2内咸1/0示一下
	内蔵 I/O	チャネル
00h	KC82 MMU	堺界/ベース・レジスタ1・
01h	WINIU	ベース・レジスタ1
02h		境界/ベース・レジスタ 2
03h		ベース・レジスタ2
04h	-	境界/ベース・レジスタ3
05h		ベース・レジスタ3
06h		境界/ベース・レジスタ 4
07h		ベース・レジスタ4
08h-0Fh	川崎製鉄使用予	予約
20h	タイマ/	チャネル 0 カウンタ
21h	カウンタ B	チャネル 0 コントロール
22h		チャネル1カウンタ
23h		チャネル1コントロール
24h		チャネル2カウンタ
25h	1	チャネル2コントロール
26h		川崎製鉄使用予約
27h	LILL IN	川崎製鉄使用予約
28h	タイマ/	チャネル 0 カウンタ
29h	カウンタ A	チャネル 0 コントロール
2Ah		チャネル1カウンタ
2Bh		チャネル1コントロール
2Ch	パラレル A.	ポートのデータ
2Dh		ポート 0 方向制御レジスタ
2Eh		ポート 1 データ
2Fh		ポート1 方向制御レジスタ
30h	パラレル B	ポートのデータ
31h		ポート1データ
32h	**	ポート2データ
33h		コントロール
34h	割り込み	LERL/PGRL
35h	コントローラ	LERH/PGRH
36h		IMRL
37h		VTAR/IMRH
38h	シリアル・	データ
39h	ポート	コマンド/ステータス
3Ah	システム・	SCR0
3Bh	制御レジスタ	SCR1

〈リスト 4〉ROM32K, RAM32KのMMUの設定例

;****** MMU設定(ROM32K/RAM32K) ****** LD A, 1PH OUT (06H), A

に示します。MMU レジスタ BBR_4 に 1Fh を書き込むだけです。このときは図 11 でいうところの R0 と R4 しか有効となりません。

大容量 RAM を使えば、余っている R1~R3 を使ってバンク切り替えを行うこともできます。ラベルに任意の値を設定すれば、アセンブル時に自動的に計算し



て MMU を設定してくれるプログラムを**リスト**5 に 示すので参考にしてください。

● メモリのアクセス・タイムについて

システム・クロックが 10 MHz の場合, アクセス・ タイム 70 ns の ROM や RAM が用意できるなら, リ スト6 の設定でウェイト・コントローラが挿入するウ

```
***********************
            MMU割り当ての自動計算例
 ****************
 MMUのI/Oアドレス定義
           EQU
                       ООН
                                   MMU REG BBR1
BBR1
BR1
           EQU
                       01H
BBR 2
           EQU
                       02H
                                               BBR2
BBR3
           EQU
                       0-4H
                                                BBR3
BBRA
           ROII
                       OGH
                                                RRRA
                       07H
EQU
                       OF680H
                                   :ステップ は40Hとする
                                  ;0F040H以下の値を定義する事
                       OF800H
 :論理アドレス先頭値の定義(R1~R4まで割り当てる論理アドレス
無効設定をするためには、Bn に5Plや設定するためには、10000Hをここで定義する必要があるが、0PFPFMを越えるデークで変数ができないので、便官的にRL LS = Rn+1_LSと定義する

1_LS BQU 01400H ; ステャップは400Hとする
R1_LS
R2_LS
R3_LS
           EQU
           FOU
                       HOOSSO
R4_LS
                       0C000H
                      ((R1 LS AND OPCOOH) SHR 10) - 1)
(R1 PS AND OPFCOH)-(R1 LS AND OPCOOH)SHR 4))SHR 6
((R2 LS AND OPFCOH)-(R1 LS AND OPCOOH)SHR 4))SHR 6
((R2 LS AND OPFCOH)-(R2 LS AND OPCOOH)SHR 4))SHR 6
((R3 LS AND OPFCOH)-(R3 LS AND OPCOOH)SHR 4))SHR 6
((R3 LS AND OPCOOH) SHR 10) - 1
(R3 PS AND OPCOH)-(R3 LS AND OPCOOH)SHR 4))SHR 6
((R4 LS AND OPCOH) SHR 10) - 1
)3COH ;固定データ
 A1
B2
 A2
B3
           FOU
 A3
           EQU
 B4
           EQU
 A4
                         ( (A1_ AND 03H) SHL 6 ) OR _B1_ )
( A1_ AND 03PCH) SHR 2 )
( (A2_ AND 03H) SHL 6 ) OR _B2_ )
( A2_ AND 03FCH) SHR 2 )
 BBR1
           EQU
 BBR 2
           EQI
 BBR 3
                             (A3 AND O3FCH) SHK 2
           EQU
                                                             OR _B3 )
                              3_ AND 03FCH) SHR 2
A4 AND 03H) SHL 6
 BR3
 BBR4
           EQU
                                                             OR B4 )
 BR4_
                       ( (A4 AND O3FCH) SHR 2 )
           LD
                       A, LOW(_BBR1_) ;MMUレジスタへの書き込み
                      (BBR1), A
A, LOW(_BR1_)
(BR1), A
A, LOW(_BBR2_)
           OUT
           OUT
           ID
           OUT
                       (BBR2)
                       A, LOW(_BR2_)
(BR2), A
A, LOW(_BBR3_)
           ID
           OUT
           OUT
                       (BBR3)
           LD
                        LOW(_BR3_)
           OUT
                      (BR3), A
A, LOW(_BBR4_)
           LD
                       (BBR4), A
           OUT
                        LOW(_BR4_)
                                              書き込んでも不変
```

エイト・サイクルを 0 にすることもできます。またリセット直後は外部メモリ・アクセスに 1 ウェイト挿入されていますから、アクセス・タイム 150 ns のメモリでも使えます。

USART の使い方

● 8251 互換の SIO

シリアル・コントローラは 8251 とソフトウェア互換 のものが内蔵されているので、8251 用のプログラム がそのまま使えます。

また USART の TxD, RxD(データ送受信)は専用端子なので、兼用端子の選択設定の必要はありません.

;******* WAITコントローラ初期化 ****** LD A, OCOH : NO WAIT OUT (3BH), A : SET TO SCR1

〈リスト 7〉SIO 送受信クロックの初期化の例

```
****** システム・レジスタ初期化 *******
                                                 ;/DTR, /DSR, /RTS, /CTSを使う
;5線インターフェースの場合は
;ここのコメントを有効にする
ク・ジェネレータ) 初期化
SCRO_INIT
           LD
                       A,00000010B
(3AH),A
カウンタB1(クロ
            OUT
            41
TMRB1_INIT:
                                                 :0UTP=0,連続発生+ド、4分周(GATEなし):TCBICへのセット
:時間定数のロード
3.8304HE/4/(7+1)/2=153.6KHz=9600*16
:下位定数のTCBIへのセット
                        A, 00000110B
(23H), A
            LD
            OUT
                        HL, 0007H
                       A, L
(22H), A
           OUT
                        A, H
(22H), A
            OUT
                                                 :上位定数のTCB1へのセット
```

またリセット直後はタイマ・カウンタ Bのチャネル1が、内部で USART の TxC、RxC(送受信クロック入力)に接続されているため、そのまま送受信クロックに使用することができます。

リスト7に送受信クロックの初期化プログラムの 例を示します。

● カウンタの注意点

タイマ・カウンタの定数は実際のカウント値-1とする点が、Z80CTCとは異なります。また兼用端子には \overline{RTS} や \overline{DTR} 、 \overline{CTS} がありますが、 \overline{CTS} については内部でプルダウンされているらしく、3線式のインターフェースでも問題ないようです。

パラレル・ポートの使い方

● パラレル・ポートの設定

汎用パラレル・ポートは、8ビット全5ポートで40ビット分あり、チャネル A は8ビット2ポート、チャネル B は8ビット3ポートです。


チャネル A はビットごとの入出力の指定が可能で、 チャネル B は上位下位 4 ビットごとの入出力や、ビットのセット・リセットが可能です

またこれらのポートには出力レジスタがあり、入力 万向になっていても書き込み値をラッチし、出力方向 に切り替えたときにはその値を出力します。

Z80PIOのようなハンドシェイクの制御線はありません。よって入出力時に割り込みを発生させることはできませんが、後述の割り込みコントローラと組み合わせることで同様のことをさせることも可能でしょう。


リセット直後はすべて入力方向に,また内部の出力 レジスタも0に初期化されています。図 15 にチャネ

〈図 15〉パラレル・ポート方向制御レジスタ



アドレス: 2Dh チャネルAポート0方向制御レジスタ アドレス: 2Fh チャネルAポート1方向制御レジスタ

(a) チャネルAの入出力方向



(b) チャネルBの入出力方向

ルA、チャネルBの方向制御レジスタの構成を示します。

リセット直後なので兼用ピンの状態はパラレル・ポートが選択されています。よって兼用端子の選択設定なしで、すぐに入力することができます。またチャネル B ポート 0 だけは専用端子となっていて、兼用端子の設定の必要はありません。

● 出力に設定した例

リスト8にチャネル B ポート 0 への出力例を示します。チャネル B の方向はパラレル・ポート B 方向制御レジスタ(アドレス 33h)の下位 6 ビットで指定します。

リスト9にチャネルBポート1への出力例を示します。入力状態でデータ・レジスタに書いたデータは方向を出力に指定しても"0"に初期化されるわけでなく、そのまま出力されます。したがって、入力方向で読み出しー>入力方向で書き込みー>出力方向に切り替えー>次のデータの書き込みの手順で、プルアップ/プルダウンにかかわらず、ノイズを出すことなく出力に切り替えることができます。

リスト 10 にチャネル A ポート 0 のビット 0 のみの出力例を示します。またリスト 11 にチャネル B ポート 0 のビットごとの初期化例を示します。ここではビット 0 のみノイズを出さずに出力に設定した後、ビット操作機能を用いトグルさせています。


(リスト8) チャネル B ポート 0 の出力の例



<リスト 9> チャネル B ポート 1 への出力の例(初期化時にノイズを出さない)



〈リスト 10〉チャネル A ポート 0 ビット 0 の出力の例



〈リスト 11〉チャネル B ポート 0 のビット単位の出力の例



タイマ・カウンタの使用例

● タイマ・カウンタ A の使い方

タイマ・カウンタ Aは、

- 分周モード
- PWM モード
- ・パルス・モード
- ・パルス幅/周期測定モード

の四つの動作モードをもち、外部クロックやシステム・クロックの選択、トリガのエッジなどの組み合わせを含めると、Z80CTC などとは比較にならないほど高機能な16ビット・タイマ・カウンタです。チャネル0と1の2チャネルを内蔵しています。

〈リスト12〉タイマ・カウンタAのシステム・クロックの分周の例

```
: ******* TMRAチャンネル0システム・クロック分周テスト *******
IN A, (3AH) :現在のSCRO設定値の読み込み
SET 4.A ; 0UTBS2, 0UTBP0, 0UTA1, 0UTA0に
OUT (3AH), A ;97~100ピソの機能を切り替え

LD A, 0000001B ;タステム・ウロックを分周してトゥ゙ット出力
OUT (28H), A ;タイマ・カウンアタチャኒネルのコマッド・レジスタへセット
LD A, L
OUT (28H), A
LD A, H
OUT (28H), A ;上位設定
```

〈リスト 13〉 タイマ・カウンタ A の PWM モードの例

● 分周器の例

もっとも単純にシステム・クロックを分周する例を リスト 12 に示します。

最初のシステム制御レジスタ SCR₆への OUT 命令で、端子機能をタイマ・カウンタに切り替えます。ここでは、タイマ・カウンタ A チャネル 0 を使ってシステム・クロックを 5 分周して、OUT A₆(OUT 端子)をトグルさせているので、システム・クロックの 1/10 のクロック出力が得られます。16 ビットの定数を 2 回に分けて設定する必要があるので、下位・上位のライト・シーケンスにしたがったコマンド書き込みが必要です。

GATEA₀(ゲート入力)は、システム制御レジスタで未使用のままに設定しているので、内部で常に1(カウント・イネーブル状態)が入力されています。

● PWM モードの例

同様にシステム・クロックを使った PWM モードの例をリスト 13 に示します。ここでは、タイマ・カウンタ A チャネル 0 を使ってシステム・クロックの 2^{12} +1=4097 クロック周期で、333h+1=820 クロック時間を H レベルとしました。積分回路(時定数 10 ms 程度)を通すと約 1 V が得られ、簡易的ですが D-A コンバータにもなります。

● パルス幅カウントの例

GATE 端子に入力される信号の, パルス幅を測定する例をリスト 14 に示します。実験的に, HC4040を使って XCLK_oに 1.2288 MHz, GATEA_oにその 1/256 の 4800 Hz を入力してみました。

SCRoで、GATEAo(入力として使いますが、切り替

〈リスト 14〉タイマ・カウンタ A のパルス幅カウントの例

	SET SET OUT	A, (SCRO) 4, A 5, A (SCRO), A	**ルス幅測定テスト ************************************
	LD	A, 00100100B	;GATEAOの立ち上がりから立ち下が
	OUT	(TCAOC), A	;までを、XCLKで1回測定
LOOP:	IN BIT JR	A, (TCAOC) 7, A Z, LOOP	;ステータス・リード ;bit7 チェック ;測定未終了ならLOOPへ
	LD OUT	A, 00111000B (TCAOC), A	;カウンタ・ラッチ・コマンド
	IN	A, (TCAO)	;下位が小値をLレジスタに
	IN	A, (TCAO)	;上位カウント値をHレジスタに
	IN	H, A A, (TCAO)	;下位CRVy をLレジスタに
	LD IN LD	L. A A. (TCAO) H. A	:上位CRvy をHレジスタに

えが必要)を使用する(イネーブル)に切り替え、測定を立ち上がりでスタートし、立ち下がりで終了するよう設定しました。 TCA_0 の1、2回目は0FFFFhからダウン・カウントしたカウント値であり、3、4回目がその補数でカウント値となります。

測定結果の HL レジスタの内容は, 正しい 0080h (128) の場合と 007Fh(127) の場合がありました。 周波数を変えてもみましたが、タイミングによって ± 1 の誤差は出るようです。

なお、外部カウント基準クロック XCLK₀/XCLK₁に関しては入力端子なので兼用端子の切り替えは不要です。しかし端子をポート出力に使った場合は、XCLK を使用するとポート出力がクロックとなるようです。

この他, パルス・モードや2チャネルをシリーズに した使い方もできます.

● タイマ・カウンタ B の使い方

タイマ·カウンタ B は,

- ・ PWM モード
- · WDT モード
- 連続カウント・モード
- 単発カウント・モード

の四つの動作モードをもつ高機能な16ビット・タイマ・カウンタです. チャネル0~2の3チャネルを内蔵しています.


● 分周器の例

もっとも単純にシステム・クロックを分周する例を、リスト 15 に示します。動作波形を図 16 に示します。

タイマ・カウンタ B チャネル 0 を使って、システム・クロックの 4 分周を GATE 機能なしで連続カウントします。ここではカウント初期値を 3 にしたので、 $4\times(3+1)=16$ 分周ごとに OUTBP。端子はトグル動作します。OUTBS。端子には 4 システム・クロックが

;*****	T M R IN SET SET OUT	BチャンネルO A, (3AH) 3, A 4, A (3AH), A	: 連続カウント・テスト ************************************
	LD OUT IN LD OUT LD OUT	A, 00000110B (21H), A A, (21H) HL, 3 A, L (21H), A A, B (21H), A	:4分周ゲート機能なし、連続カウント :ステータス・リード(シーケンス・クリア) :カウント初期値=3 :0UTBP0=9、8304MHz/(4*(3+1)*2)=307.2KHz :下位書き込み :上位書き込み

〈図 16〉タイマ・カウンタ B の分周出力波形の例



カウント値 0 のたびに出力されます。ステータスのリードはライト・シーケンス・クリアのために実行します。

● PWM モードの例

リスト 16 に PWM モードの例を示します。動作波 形を図 17 に示します。

タイマ・カウンタ B チャネル 0 を使い、システム・クロックを 4 分周した信号を基準にし、GATEBoが H レベルの期間に、8 クロック周期で 3 クロック分の H レベルを出力し、これを繰り返します。これが PWM 出力です。

GATEBoは入力のため端子機能の切り替えは必要ありません。GATEBo="1"の期間は正しくPWM波形が出力されますが、GATEBo="0"の期間ではカウント機能が停止します。図16の動作波形では、丁度2パルス分にGATEBo期間がありますが、GATEBoがOUTBPo="1"の期間中に"0"になったりすると、波形だけでは正しいPWMといえなくなります。このほかにも、単発カウント・モードや、WDTモード、システム・クロックの256分周までのプリスケーラの設定などあります。

割り込みコントローラの使用例

■ Z80 モード2対応

割り込みコントローラは、Z80のモード2割り込み



をサポートしています。割り込み要因としては,・

- 内蔵タイマ・カウンタからの5要因
- ・内蔵 USART からの 3 要因
- ・外部割り込みリクエスト $(IR_7 \sim IR_0)$ ピンからの8要因 $(IR_7 \sim IR_0$ は、パラレルポートAチャネル0と兼用)

の 16 個がサポートされています。割り込みの優先度 や許可,ベクタなどを制御するレジスタが 6 個ありま す。

高機能なので比較的簡単な外部割り込みリクエスト・ピンからの割り込み例をリスト 17 に示し、簡単な解説をします。

● 外部割り込み

リスト 17 では、最初に各種レジスタの設定を行います。レベル/エッジ・レジスタ、ベクタ・レジスタ、マスク・レジスタの設定を行っています。この例では割り込み番号 IR₃~IR₀を許可としました。


プログラム例は実験的に外部から $40 \, \mathrm{k}$, $20 \, \mathrm{k}$, $10 \, \mathrm{k}$, $5 \, \mathrm{kHz}$ の順に、 IR_0 , IR_1 , IR_2 , $\mathrm{IR}_3 \sim \mathrm{HC}4040$ の出力を与え、エッジ・モード (立ち上がり) で割り込みを受けた回数をワーク・エリアに書き込みます。 IR_3 受け付け終了時に割り込みディセーブル状態でメイン・ルーチンに戻り値を確認します。

グループ・レジスタを設定していないので、割り込み優先度はデフォルトの $IR_3 \sim IR_0$ の順になり、値はそれぞれ4、2、1、1となり、正しい値となりました。

多重割り込みの優先度に関しては Z80 ファミリの IEI, IEO のデイジィ・チェーン結線や信号のディレイ などを気にすることなくプログラムで設定できます。

このほか、タイマ・カウンタや USART からの割り 込み、 $IR_7 \sim IR_0$ 端子をポート出力として切り替える。

〈図 17〉 タイマ・カウンタ B の PWM 出力波形の例



```
INTIR2: EI
                                                                                                      PUSH
         IM 2
LERH/L初期化、リセット後はレベル・モード
LD A, 0FH ; IR[7:4]レベル, IR[3:0]エッジ
OUT (34H), A
LD A
                                                                                                               A, (IR2 CNT)
                                                                                                      INC
LD
POP
                                                                                                               (IR2_CNT), A
         LD A, 0
OUT (35H), A
IVR初期代
LD HL, INTVEC
                                     : IR[15:8] レベル
                                                                                                      RETI
                                                                                             INTIR3:
                                                                                                                       :最高優先度のためBI不要
          LD
                                                                                                      PUSH
                  A. H
I. A
                                                                                                               A. (IR3 CNT)
          LD
                                     :上位ベクタを レジスタにセット
                                                                                                      INC
                                                                                                              A (IR3_CNT), A
         OUT (
IMR初期化
                   (37H), A
                                     :下位ベクタをIVRにセット
                                                                                                      POP
                                                                                                                        : リターンするだけで次の割り込みは:受け付けない
         LD
                   A, OFOH
                                     : IR[7:4] 不可, IR[3:0] 許可
                                                                                                      RETI
                   (36H), A
A, OFFH
         OUT
                                     :IR[15:8]不可
                                                                                                      ORG
                                                                                                               ($+1FH) AND OFFEOH
         OUT
                   (37H) A
                                                                                             INTVEC:
                                                                                                                                 ; I R0
: I R1
                                                                                                      DW
                                                                                                               INTIRO
                  A. (2CH)
CHECK:
                                     ; [R3(PPA0[3])が
;1なら待つ
                                                                                                                INTIR1
         BIT
                  3, A
NZ, CHECK
                                                                                                      DW
                                                                                                               INTIR3
                                                                                                                                  - IR3
         EI
JR
                                                                                                      DW
LOOP:
                                                                                                                                  · IR5
                                                                                                      DW
INTIRO:
                                     ;EI命令を実行しないと
;多重割り込みできない
                  A. (IRO_CNT)
                                                                                                                                 ; IR8
: IR9
                                                                                                      DW
          INC
                                                                                                      DW
                  A
(IRO_CNT), A
         LD
                                                                                                                                  ; IR10
                                                                                                     DW
DW
DW
                                                                                                                                  - IR11
         RETI
                                                                                                              0
                                                                                                                                  : IR12
        EI
                                                                                                                                  · IR13
INTIR1:
                                                                                                     DW
                                                                                                                                 : IR14
: IR15
          PUSH
                                                                                                     DW
                  A, (IR1_CNT)
         INC
                 A (IR1_CNT), A
                                                                                                              8000H
                                                                                                                                 :RAM領域
         LD
                                                                                            IRO_CNT:DB
IR1_CNT:DB
IR2_CNT:DB
         POP
         RETI
                                                                                            IR3 CNT: DB
```

ソフトウェア割り込みなどができます。

● 最後に

最後にリスト 18 に KL5C8012 の内蔵 I/O ポートの アドレスを定義したファイルを示します。 ヘッダ・フ ァイルとして活用してください。

●参考・引用*文献●

- (1) 8ビットマイクロプロセッサ TLCS-Z80ASSP, 1991 年, ㈱東芝。
- (2) VOLUME 1 DATABOOK, MICROPROCESSORS AND PERIPHERALS, ZILOG.
- (3) Z80 Family User's Manual, ZILOG.
- (4)*高速8ビットマイクロコントローラ KL5C8012 ハードウェアマニュアル,川崎製鉄㈱.
- (5) 高速8ビットマイクロコントローラ KL5C8012 アプリケーションノート,川崎製鉄㈱
- (トランジスタ技術 1994 年 6 月号および 10 月号に加 筆,修正)

〈リスト18〉 KL5C8012の内蔵I/Oアドレスのヘッダ・ファイルの例

; KL	5C8012	: INTERNA	**************************************
; *****	*****	******	**********
BBR1	EQU	- 00Н	
BR1	EQU	01H	;mmu Border/Base Reg 1
BBR2	EQU	02H	Base Reg 1 Border/Base Reg 2
BR2	EQU	03H	Base Reg 2
BBR3	EQU	04H	Border/Base Reg 2
BR3	EQU	05H	Base Reg 3
BBR4	EQU	06H	Border/Base Reg 4
BR4	EQU	07H	Base Reg 4
TCB0	EQU	20H	:Timer/Counter B-ch0 count reg
TCB0C	EQU	21H	; // Control reg
TCB1	EQU	22H	:Timer/Counter B-ch1 count reg
TCB1C	EQU	23H	: // Control reg
TCB2 TCB2C	EQU	24H 25H	:Timer/Counter B-ch2 count reg
10020	EVU	467	: // Control reg
CA0	EQU	28H	;Timer/Counter A-ch0 count reg
CAOC.	EQU	29H	// Control reg
CA1	EQU	2AH	:Timer/Counter A-ch1 count reg
CA1C	EQU	2BH	: // Control reg
PAO	EQU	2CH	;Parallel Port A-ch0 data reg
PPAOD	EQU	2DH	: // Direction reg
PPA1	EQU	2EH	Port A-chl data reg
PPA1D	EQU	2FH	: // Direction reg
PB0	EQU	30H	;Parallel Port B-ch0 data reg
PB1	EQU	31H	Port B-ch1 data reg
PB2	EQU	3 2 H	: Port B-ch2 data reg
PBD	EQU	33H	:Parallel Port B-Direction reg
ERL	EQU	34H	;Level/Edge Reg-Low for write
ERH	EQU	35H	:Level/Edge Reg-High for write
GRL	EQU	34H	Priority Group Reg-Low for write
GRH SRL	EQU	35H	Priority Group Reg-High for write
SRH	EQU	34H 35H	;In Service Reg-Low for read
MRL	EQU	35H 36H	In Service Reg-High for read
MRH	EQU	37H	:Interupt Mask Reg-Low for write/read :Interupt Mask Reg-High for write/read
VR	EQU	37H	:Interupt wask keg-high for write/read
-			
10C	EQU	38H 39H	Sirial I/O data reg Sirial I/O Control reg
		2 911	
CR0 CR1	EQU	3AH 3BH	;System Control Reg0

アセンブラによるソフト開発からICEによるデバッグまで

Z80マイコン・システム開発手順

野口智樹/藤丘勝信

Z80 マイコン・システムの開発手順

マイコンが理解できる言葉 機械語

● 機械語とは何か

皆さんご存じのとおり、マイコン(CPU)はプログラムがないとまったく動作してくれません。マイコンは一つ一つの命令を解読し、それを忠実に実行するだけです。

さて、そのマイコンが理解してくれる命令とはどんな命令なのでしょう。もうすでにおわかりと思いますが、マイコンが理解できる命令とは、人間が使っている言葉のようなものではなく、01hや3Ehといったような、数値で表されたものです。

このような、マイコンが直接に理解できる数値による命令が機械語と呼ばれるものです。

命令といっても人間から見れば単なる数字の羅列です。人間が機械語を読んでみてもすぐに理解できるものではありませんし、またその必要もほとんどありません。人間がマイコンのプログラムを作成するために、もっと簡単に理解できるように、機械語と1対1に対応させて表現した言語がアセンブリ言語です(図1).

● アセンブラとは

大むかし(といっても十数年前)までは、アセンブリ 言語から機械語への変換作業は人間が1行ずつ手作業 で行っていました。現在ではこのような変換はソフト ウェアが自動的に行ってくれます。このようなソフト ウェアのことをアセンブラといいます。

また今のアセンブラでは、単なる機械語への変換だけではなく、プログラム開発が簡単になるようにいるいろと便利な機能が備わっています。これらの機能についてはここでは省きます。

● アセンブリ言語のメリット

世の中にはさまざまなプログラム言語がありますが、 その中でもっとも CPU に近い部分のプログラミング はアセンブリ言語によって行われています。

CPU に近い部分というのは漠然とした言い方かもしれませんが、アセンブリ言語は機械語と1対1で対応している言語ですから、CPU の動作の一挙手一投足までをコントロールすることができるということです(図2).

つまりアセンブリ言語を使えば、CPUのもつパフォーマンスを 100 %引き出すことができます。

● アセンブリ言語のデメリット

アセンブリ言語には当然デメリットもあります。高級言語(C言語や FORTRAN, BASIC など)に比べ、一般的にソフトウェアが大規模になるほど開発効率が低下するなどといった問題点もあります(アセンブラのほうが高級言語より得意だ! という人もいるかも

〈図 1〉 機械語とアセンブリ言語の対応

機械語	マイコンの処理	アセンブリ言語
3E 01	A レジスタに 1 を代入	LD A, 1
21 34 12	HL レジスタに 1234h を代入	LD HL, 1234h
3C	A レジスタに1を加算	INC A
FE 02	A レジスタと 2 を比較	CP 2
CA 78 56	ゼロ・フラグが1ならば5678hへの分岐	JP Z, 5678h

数字の羅列 では人間は わからない. これなら人間にわかりやすいがいちいち こんな文章で書くのはめんどう. 人間に意味がわかる 程度にまで記号化し てマイコンのプログ ラムを書く.

〈図 2〉アセンブリ言語は CPU を細くコントロールできる

LD A. 12H A レジスタに 12h を代入 CP B Bレジスタと比較

JP Z. IMP1 ゼロ・フラグが1なら IMP1 ヘジャン

CPU 動作の一つ一つを細かく指定できる



しれませんが…)

なぜアセンブリ言語では開発効率が低下するのでし ょうか。例えば小数点演算などがある場合。アセンブ ラでは数十行ものプログラムになりますが, 高級言語 では1行で済んでしまうからです.

このようにアセンブリ言語では、その一つ一つの命 令が非常に簡単なことしかできないので、何か意味の ある動作をさせるためにはいくつもの命令を組み合わ せなければなりません。ところが高級言語は1行の命 令だけでも意味のある動作をさせることが可能なので す。このことから高級言語に対する言葉として、アセ ンブリ言語のことを低級言語と呼ぶこともあります (図3).

以上のことから、プログラムの処理速度やメモリ容 量にかなりの余裕があるならば、ほとんどの部分に高 級言語を使い, 高速な処理が必要な部分だけをアセン ブリ言語でプログラミングすれば、バランスの良いシ

〈図3〉高級言語は一つの命令でアセンブリ言語の 数十行分にあたる

if (A>B) printf("Hello!"): else printf("CQ!"):

つの命令でアセンブリ言語の数十行にあたる



ステムが作れるのです。

マイコン・システムの開発手順

Z80 は一般に小型の組み込み用機器などで多く使用 されているマイコンですが、このような組み込み機器 を目的とする場合のソフトウェア開発は、どのような 手順で行えばよいのでしょうか.


基本的な開発手順は図4のようになります。

開発環境の整備


マイコンの開発環境としては、現在では一般にパソ コンが使われているようです。この場合、当然アセン ブラなどは開発用のパソコン上で動作するものが必要 となります。また、アセンブラ以外にもコーディング を行うためのエディタ, ROM 書き込みのためのソフ トウェアや書き込み器なども必要になります。

例えばパソコンとして PC-9801 を使う場合は, OS

〈図 4〉プログラムの開発手順



〈図 5〉 クロス開発とは



開発するマシンと実際に動作させるマシンが異なる

である MS-DOS 上で動作する Z80 用のアセンブラ、 そして MIFES や Vz などのテキスト・エディタをそ ろえます。

また、PC-9801で使われている CPU は Z80 とはま ったく別の CPUです。このように、ある CPUのア センブル作業を別の CPU で動作するプログラムによ って行うことをクロス開発などと呼び(図5)、このと き使用するアセンブラを、クロス・アセンブラと呼び ます.

● コーディング

コーディングとはソース・プログラムを作る作業の ことです。つまり LD A。(1234H)というようにアセ ンブリ言語を記述していく作業です。

プログラムを入力するためにはワープロなども使え ますが、一般にはさきほど説明したようなエディタと 呼ばれるソフトウェアを使います.

● アセンブル

コーディングが終わると、アセンブリ言語で書かれ たソース・プログラムを機械語に変換するためにアセ

ンブルを行います(高級言語ではコンパイル)。アセン プラはソース・プログラムに文法上の問題などがなけ れば機械語に変換し、何らかの問題があった場合には、 エラー・メッセージを出力します。


文法上のエラーなどが発生した場合には、再度コー ディングに戻り、エディタで間違いを訂正してアセン ブルします.

またアセンブラには、アブソリュート型とリロケー タブル型とがあり、場合によって使い分けします(図 6).

アブソリュート型とは、ソース・リストから直接実 行形式ファイルを出力するタイプのアセンブラです。 開発するプログラムの規模が小さい場合はこれで十分 でしょう。

リロケータブル型とは大規模プログラム開発に適し ています。ソース・リストを機能ごとに分割し、いく つかのファイルからオブジェクト・ファイルと呼ばれ る中間形式のデータを作成します。 そして必要なオブ ジェクト・ファイルを、リンカと呼ばれるツールで結

〈図 6〉アブソリュート型とリロケータブル型の違い



合し、実際に動作できる実行形式ファイルを作成する ものです。またC言語などの高級言語と合わせてプログラムを開発するには、リロケータブル型アセンブラを使います。

● デバッグ

作成した実行プログラムを実際に動作させて,不具合がないかどうかチェックする行程です.

この行程は使用するツールによって作業の流れがいろいろあります。いちばん基本的なやり方は、ROMライタでプログラムを書き込み、実機のZ80マイコンのROMソケットに挿入して動作させる方法です。

二つめは Z80 マイコン・ボードにリモート・モニタ を搭載して,パソコンと通信しながらデバッグする手法です

三つめは ICE(インサーキット・エミュレータ)を使う方法で、レジスタの値の変化やプログラムのステップ・実行などが可能です。

● プログラムが動かないわけ

さて、プログラムが正常に動かないのならなぜアセンブラがエラーを出さなかったのでしょうか?

アセンブラとは, 文法や命令のスペル・ミス, 未定義の名前や範囲外の値が代入されたときなどしかエラ

ーを出力しません。

つまり、プログラムの論理的なミスは人工知能でも 搭載しないかぎりチェックは不可能なのです。

また、パソコンでのプログラミングとマイコンでのプログラミングの大きな違いとして、パソコンでは(本来なら)ハードウェアは完全に動作することがわかっていますが、マイコンでは、プログラムの間違いによるものではなく、ハードウェアの間違いの可能性も考えられる点です。

どちらにしろ、プログラムが動かなければ、どこに 原因があるかを突き止めるデバッグという作業に入り ます。

● デバッガとは

ROM に書かれた機械語プログラムは、電源投入直後から一気に実行されるので、動かない原因を探るために人間が「あ、いま A レジスタに 10h が代入されたなぁ」などとやってる暇はありません。

そこで、デバッグ作業を効率よく行うために、一般 的にはデバッガというツールを使います。

デバッガにはいろいろな種類がありますが、デバッグ手法については後でまとめて解説します.

アセンブラによるソフトウェア開発

すでに説明したように、マイコンのソフトウェア開発にはアセンブラや高級言語が使われます。ここでは、いちばん基本的なアセンブラによるソフトウェア開発について解説します。


Z80アセンブラの基礎

● アセンブリ言語の構文

アセンブリ言語には文法や記述における作法,そして必ずそうしなければならないと決まっているわけではないが,慣習的にそうしているといったことなどがあります.

図7にアセンブリ言語の構文を示します。アセン

〈図 7〉アセンブラ言語の構文



ブリ言語はラベル,ニモニック,オペランド,そして コメントで1行が構成されています.

▶ ラベル (Label)

今までの例ではアドレスを指定するのに直接 1234h などとアドレス値を指定しましたが、機械語が数字の羅列でわかりづらいのと同様、そのアドレスは何のデータを保存しておくアドレスなのか直感的にわかりません。

例えば、Aレジスタに外部スイッチの状態が入っていて、これを保存しておくメモリであれば、

LD (8005H), A

と書くよりは、

LD (SWSAVE), A

と書いたほうが、スイッチの状態をセーブしておくアドレスなんだということがわかります。

この SWSAVE がラベルであり、プログラムの各所で参照される場合に命名する、アドレスの名前のことです。

ラベルは一般的には第1カラム(1行の最左端)から書くことになっていますが、多くのアセンブラでは必ずしもその必要はありません。ただし、ニモニックよりも左側に書かなければなりません。

通常, ラベルの最後には":"(コロン)を付加しま

す. ラベルとして使用可能な文字は、英数字 $(A\sim Z, a\sim z, 0\sim 9)$ と "_" に"@"などですが、先頭の文字だけは数字であってはなりません(ラベルか値かの判別がつかなくなる場合がある).

ニモニックを書き始める行までは TAB キーで移動するのが一般的なので、":" とニモニックの間に 1文字空白を入れると、ラベルに使える文字の長さは 6文字となります。このことからラベルの文字数は伝統的には 6文字以内で書くことになっていますが、現在では、多くのアセンブラが 10 文字以上の長いラベル名でも認識するようになっています。

長さにとらわれず、直感的にわかりやすいラベル名 をつけたほうがよいでしょう。

► ニモニック (Mnemonic)

ニモニックとはアセンブラの命令のことで、Z80の 場合LDA,Bの例でいえばLDの部分のことです。

▶ オペランド (Operand)

オペランドとはニモニックなどの命令に続くパラメータのことです。この書式はニモニックによって決まります。

▶ コメント(Comment)

1行の中で";"(セミコロン)があると, それより 右側の文字列はすべてコメントとみなされます。

〈表 1〉数値定数の表現

表現	基数		例
~B	2 進数	110B	10111010Ъ
~0	8進数	170	120
~Q	8進数	17Q	17q
~D	10 進数	100D	100d
~	10 進数	100	-123
~H	16 進数	1AH	0A4h

コメント部分の使い方は自由です。細かいプログラムの説明や解説などを記入しておくのがよいでしょう。

● 数値定数の表現

数値定数は一般的に表1のように表現します。2進数は"B"を、16進数には"H"をつけます。また16進数で最上位桁が $A\sim F$ で始まるときはラベルと区別するために頭に"0"をつけます(例:FFFFHのときは0FFFFH)。

またアセンブラによっては10進数で"D"を,8進数で"O"や"Q"が使えるアセンブラもあるようです。

● 数式を使った値の代入

一般的なアセンブラでは、値の代入に数式も使えます。

例えば、3バイトである意味をもつデータが5組あ

コメント記述はマクロな目で

よくプログラムの1行ごとに詳細なコメントを記述しているリストを見受けます。それでプログラムが本当に読みやすいのであれば問題ないのですが、かえってゴチャゴチャとわかりにくくなる場合もあります。

また例えばリストAのようなコメントは、ニモニックの動作を日本語にしただけのことでほとんど意味がありません(初心者のために、Z80の動作を示す意味なら別ですが).

よほど複雑なプログラムでない限りは、マクロ (大まか)な見かたでコメントを記述したほうが読みやすい場合が多いと思います。

そのサブルーチンで処理している内容や、例えば CPBというような、AレジスタとBレジスタの 比較も、何と何のデータを比較しているのかなどを コメントに書くべきです。

また実際に仕事でマイコンのプログラムを作る場合, プログラム・リスト以外に, ハードウェアや, 通信データのフォーマットなどの細かな仕様書を用意します.

よって, 何のデータか忘れてしまいそうな文字列

〈リスト A〉意味のないコメント、意味のあるコメント

LD A, B ;B. regのデータをA. regに代入 ADD A, C ;A. regとC. regを足す

(a) 日本語アセンブラ(?) の意味しかないコメント

LD A.1011011B ;bit7 割り込み可 bit6 カウンタMode OUT (CTCO), A ;bit2 タイム・コンスタント書き込み

DEFB "ADC", 13, 10 ; A-D変換開始コマンド

(b)ハードウェアの仕様書がなくてもわかるコメントの例

データの意味や、ビットごとに処理が割り当てられたポートの設定部分には、簡単なフォーマットやポートのビットの意味をコメントとして記述し、だいたいの意味はリストを見ただけでわかるようになると、見やすいリストであるといえるでしょう。

もっとも、コメントがなくてもスラスラと読める ようなプログラムが書ければ、バグも少なくなって 最高なんですが…

〈リスト 1〉 HALT プログラム のソース・リスト CSEG ……..プログラム領域であることを示す

END …… ソース・リストの終了を示す

〈表 2〉アセンブラの疑似命令

疑似命令	書式	機能		使用例	
ORG	ORG式	ロケーション・カウンタの設定		ORG	100H
EQU	ラベル EQU式	ラベルの値設定	DATA	EQU	80H
DEFB	DEFB 式, ···	バイト型データの定義		DEFB	45H, 67H
DEFW	DEFW 式, ···	ワード型データの定義		DEFW	9000H
DEFS	DEFS 式, …	領域定義		DEFS	1024
IF ELSE ENDIF	IF 式 ELSE ENDIF	条件アセンブル 式が真なら ELSE または ENDIF ま でを、偽なら ELSE 以降をアセンブル	IF INPUELSE ENDIF	OUT	(PIOA), A
CSEG	CSEG	プログラム・コード領域の定義		CSEG	
DSEG	DSEG	データ領域の定義		DSEG	
INCLUDE	INCLUDE"ファイル名"	INCLUDE"ファイル名" ファイルの読み込み INCL		LUDE"IOA	DR.H"
END	END	プログラムの終了指定		END	

ったとき, そのデータ・ブロックの全バイト数を単純

LD A, 15

と指定しても、プログラムに間違いはありません。し かしこれを,

LD A, 3 * 5

と記述することによって、3バイトのデータが5個で 15という値が出てきたことを表現できます。

またラベルやシンボルに対しても数式が使えます。 例えば、DATAというシンボルを10hとしていると き、A レジスタにこの半分の 8 を入れるとします。こ のとき,

LD A,8

ではなく,

A, DATA/2 LD

とすることもできます。このように記述することで、 単にAレジスタに8を代入しているということだけ でなく、DATAというシンボルの半分の値を代入し ているのだという意図を表現することができます。

使用できる数式はアセンブラによってさまざまで, 単純な四則演算しかできないものから、シフト命令や 論理演算までできるものもあります。

アセンブラ疑似命令の使い方

● 疑似命令とは

リスト1にもっともプログラム・サイズの小さい HALT プログラムを示します。HALT 命令とは、

CPU の動作を停止する命令です。 CPU の外部から見 れば、Z80CPUの HALT 出力端子を Lレベルにする だけのものです.

実行したい本来の内容は HALT 命令の 1 命令だけ ですが、ソース・リストには CSEG や ORG, END な どの文字列がついています。Z80の命令書をみても, OR ならありますが ORG などという命令はないはず

このプログラムの4行のうち,実際のZ80CPUへ の命令は HALT の1行だけです。残りの3行はアセ ンブラに対しての指示であり、これらは機械語にはな


このような命令は疑似命令とよばれ、機械語は生成 されませんがその意味はとても重要なのです。いくら Z80 の命令を理解していても、このような疑似命令を 正しく使わないと思いどおりのプログラムはできませ h.

ここでは疑似命令を活用した実践的なアセンブラ・ プログラムの組み方を説明します。まず基本的な疑似 命令の効果的な使い方を解説します。

表2に疑似命令の例を示します.

これから解説する疑似命令は, 使い方次第で開発効 率や保守性を向上させることができます。

とくに INCLUDE や IF~ELSE~ENDIF などの疑 似命令は、上級者ほどこれらの疑似命令を上手く使い、 プログラムをさまざまな仕様にカスタマイズできるよ うな構造にしたり、デバッグの効率を高めたりしてい



ORG

これはアセンブラが生成する機械語やデータを格納するアドレスを指定するものです。厳密にはロケーション・カウンタを設定する疑似命令です。ロケーション・カウンタとは、アセンブラが内部で管理している、現在アセンブル中のアドレスのことです。

Z80 のプログラムならば、リセット後 0000h 番地から実行を開始するので、0000h 番地から命令を記述します。

またこの疑似命令は、リスト2の例のように一つ のプログラムの中で何度でも使うことができます。

さてこのリスト2の場合, JP 命令は0000h 番地から格納され,3バイト命令です。ソース・リストでは次の行にまたORG命令が入り,100H 番地となっています。よってその次の行のLDA,0は0100h 番地から格納されます。


では、この 0003h~00FFh 番地の間はどうなるのでしょう。実はこの領域は通常は不定になります。直接バイナリ・データを出力するアセンブラでは、00h かFFh を埋めるものが多いようです。

もっともこのような未使用領域は、どんな値が入っていようとプログラムの動作に影響はないはずなので、 通常はとくに考える必要はないでしょう。

EQU

シンボル(定数)定義命令で、おそらくもっとも多く使用される疑似命令でしょう。リスト3に使用例を示します。この例では、Aの部分の処理をLOOPCNT回、つまり10回繰り返します。またBはI/OアドレスPIOAD、つまり1ChにAレジスタのデータを出力することを意味しています。

直接 OUT(ICH), A と記述しても動作はまったく同じです。しかしシンボルで記述することにより, そのアドレスがパラレル・ポートのチャネル A のデータ・ポートであるということを明示できるわけです。



〈リスト 4〉コメントの使用例



またハードウェアの変更で、I/Oアドレスが移動することも考えられます。もし直接アドレスの値を記述していた場合、ソース・リストのいたるところに散らばっている OUT (ICH)、A という部分のアドレスをすべて書き換える必要があります。

これがシンボルで定義してあれば、ソース・リスト 先頭の EQU 文を書き換えるだけですみます。

しかし、シンボルを乱用しすぎるとプログラム・リストを眺めていてもラベルの値を覚えていなければかえって読みにくくなることもあります。

● コメント(:)

アセンブラは、コメント(;)より右側の文字を認識しません。したがってシンボルやラベル、ニモニック以外の文字列を記述することができます(リスト4)。ここにはプログラムの説明を書き込むことができます。

O DEFB, DEFW

DEFB はバイト型(1バイト)の, DEFW はワード型(Z80 の場合 2 バイト)の定数データを定義します. 使用例をリスト 5 に示します.

また DEFB は文字列の定義も、シングル・クォーツ (あるいはダブル・クォーツ)により区切って表現できます。さらに複数のデータを並べたり文字列の後ろにバイナリ・データを入れたり、シンボルやラベル(アドレスの名前)を記述することもできます。

またアセンブラによっては、文字列の定義に DEFB は使えず、文字列格納専用の疑似命令として、 DEFM や DEFC を使う場合もあります。

さらに省略形として DB, DW が使えるアセンブラ もあります。

またデータが実際にメモリに格納される順番にも気をつけます。ワード・データは上位下位が逆になって 格納されます。

〈リスト 5〉 DEFB、 DEFW の使用例

DEFB 10 1 バイトの10(16進数でOAh) 1 ワードの10(16進数でOOAh)
DEFB HELLO 5 バイトデータ
DEFB 10 20 二つ以上の定義はカンマで区切る DEFB Hello 0 次字列と数値を1 行に書ける DEFW MAIN ラベルの値も入る

〈リスト 6〉 DEFS の使用例

ORG 8000H ; RAM領域

BUFF: DBFS 10 ·····10パイトのメモリを確保 メモリ領域の先頭アドレスは

ラベルBUFF

このように、プログラム中で使用するパラメータや 定数、変数の初期データを定義するものです。よって マイコンのプログラムでは、この疑似命令は ROM 領 域で使用します。RAM は電源 OFF でその内容は消 えてしまいます。したがって RAM 領域に初期データ を定義することはできません。

しかし変数は、プログラム実行中に値を変更するわけですから、値を書き換えられる RAM 上に割り当てられなければなりません。これには次の DEFS を使います。

DEFS

DEFS は、指定したバイト数のメモリ領域を確保します。例えばリスト6のようにすると、10バイトのデータ領域が確保され、その先頭アドレスはラベル名BUFFという名前になります。

これも省略形として DS が使えるアセンブラもあります。

これは先述の DEFB や DEFW と違い、特定のデータを初期データとしてもたせることはできません。確保したメモリ領域の先頭アドレスと、それ以降に指定されたバイト数分のメモリ領域が確保されたにすぎません。

この領域をとくに初期化する必要がある場合は、その領域を使用する前に、プログラムで初期化する必要があります。

DEFS は、文字列の受信バッファとして使ったり、 読み込みデータの一時退避バッファとして使うのが一 般的なので、一般的には RAM 領域に定義して使いま

INCLUDE

INCLUDEは、指定されたファイルをそのソース・ リストに取り込む命令です。アセンブラは

〈リスト 7〉 INCLUDE の使用例



INCLUDE 文があった場合、そのソース・リストの位置に指定されたファイルを挿入し、一つのソース・ファイルであるとみなしてアセンブルします。

この INCLUDE 疑似命令は、つぎのような場合によく使用されます。

- いくつものプログラム・ファイルがあり、それらに 共通で利用される EQU 定義などを INCLUDE で 取り込む
- とくに汎用的なプログラム・ファイル(ライブラリ) を取り込む
- ・ 仕様の異なる部分だけを INCLUDE で取り込み、 メイン部分は共通化する

リスト7に使用例を示します。TEST.ASMにはシンボル PIOAD を定義している部分はありません。しかし Z84C015.DAT を INCLUDE することで、その部分にリスト(b)の文字列が埋め込まれたソース・リストであるとみなされるので、エラーは出ないで正常にアセンブルされます。

● IF~ELSE~ENDIF


条件付きアセンブル命令で、条件式が成立したときは IF~ELSE の間をアセンブルします。成立しないときは ELSE~ENDIF の間をアセンブルします。

リスト8にIF~ELSE~ENDIFの使用例を示します。このリストでは動作させるCPUがTMPZ84C015の場合は、シンボルCPUの値を015に、TMPZ84C011のときは011にします。

Z84C015のパラレル・ポートの初期設定方法と, Z84C011のパラレル・ポートの初期設定方法が異なる ため,シンボル CPU の値により CPU を判別して条 件付きアセンブルをしている例です。

データを出力する方法はそのまま OUT 命令を実行すればよいので、ENDIF の後に記述します。ただしその I/O アドレスは CPU によって異なります。この I/O アドレスの定義も、条件付きアセンブルの中で定義されているので、どちらの CPU でも動作するソー

〈リスト 8〉 IF~ELSE~ENDIF の 使用例



ス・リストを記述できます。

ただしこの命令も、乱用すると見通しの悪い、読み にくいプログラムになります。

O CSEG, DSEG

CSEG はコード・セグメント, DSEG はデータ・セグ メントの宣言文です。コード・セグメントとは ROM (プログラムや定数データ)領域, データ・セグメント は RAM(変数データなど)領域と考えてください。

これらの疑似命令はリロケータブル型のアセンブラ に用意されているもので、効率的なモジュール化プロ グラミングを支援するものです。

CSEG/DSEG を各モジュールごとに宣言し、プログラムとデータ領域を明確に記述することで、最終的

なアドレス割り当てはプログラムを連結するリンカが 決定し、プログラム領域やデータ領域を特に意識する 必要はなくなります。

これらの疑似命令を使わないと、一つのメイン・モジュールですべての変数領域の割り当てを管理しなければならなくなります。これではモジュール化する意味が損なわれてしまいます。

アブソリュート型アセンブラでは、とくに意味はありません。逆にアセンブラによっては対応していない命令としてエラーを出す場合もあります。

● 算術演算子

+, -, /, *などは, アセンブラがもっている算 術演算子です. まちがっても Z80 にこれらの算術演

C 言語とアセンブラの上手な使い分け

筆者は5~6年前から、Z80でもCコンパイラを 中心として必要な部分だけアセンブラで ROM 化す る手法を用いています。

また、人間がアセンブラで作成したコードと、同様の処理をCで記述しコンパイルしたコードとを比較した場合、やはりコンパイラの出力するコードはまだまだ高速化の余地があります。

またサイズ的にも、コンパクトになるようなコード生成を意識しないでプログラムした場合は2~3割、意識しても1割程度、プログラム・サイズが大きくなります。

しかし、このようなデメリットよりも、開発とデバックの効率が飛躍的に向上するメリットのほうが大きいので、ほとんどCで書くようにしています。特にサブルーチンをライブラリ化するとき、アセンブラの場合にはどうしてもレジスタがこれこれで

…などといったことを考えなければなりませんし, ソース・プログラムの行数も多くなって読みにくく なってしまいます。

C ならばサブルーチンなど完全にブラック・ボックス化できるので、よけいなことに気をつかう必要はありません。

また、より高速化するためにはアセンプラで書いたモジュールを C のサブルーチン(関数)にすることで、問題はほとんどなくなります。

Cのソースレベル・デバッガは、本格的に効率良く開発を進めたい方には必須でしょう。筆者はiD-1600A(コンピュテックス)という ROM エミュレータ型のデバッガを使用しています。通常は単なる ROM エミュレータとして使っているだけですが、原因が突き止めにくいバグにはソース・レベルのステップ実行でテストしています。

〈表 3〉 演算子のいろいろ

	·
	() + - / * MOD(剰徐)
算術演算子	SHR(右シフト) SHL(左シフト)
	AND OR XOR
enstancement	EQ(等しい) NE(等しくない) GE(以上)
論理演算子	LT(より小さい) GT(より大きい) LE(以下)
	NOT(ビット反転)
その他	HIGH(16 ビットの値の上位8ビットを取り出す)
その他	LOW(16 ビットの値の下位 8 ビットを取り出す)

注) 論理演算子はおもに IF 文で使用される. 偽が"0", 真が"1".

(a) 各種演算子の例

〈リスト 9〉算術演算子の使用例

DATA	EQU	16
	LD OUT	A, DATA*2 (PIOAD), A
	(a)演算	算子を使ったリスト
	LD OUT	A, 32 (PIOAD), A
	(b) (a)と同じ動作のリスト

算子が使えるわけではありません。一般的なアセンブラでは**表3**のような演算子が使用できます。

ほかにもいろいろな演算子が用意されているアセンブラもあります。また、ANDが、AND、や&などと、表現が若干異なる場合もあります。

ところで、アセンブラがもっている演算子とはどういう意味でしょう。リスト9をみてください。リスト9(a)もリスト9(b)も、アセンブラから出力される機械語データは同じ、つまりリスト9(a)の場合は計算結果が格納されるわけです。このようにアセンブラは、アセンブルと同時に計算もしてくれるわけです。

またすでにリスト8で示しているように,条件付きアセンブルの条件式にも使われます.

● ロケーション・カウンタ(\$)

アセンブラが内部でもっている, 現在アセンブル中 のアドレスを示す変数で, 命令コードやデータを格納 するたびに, そのバイト数だけインクリメントされま

() 高位 単項の+. -1 * / MOD SHL SHR 優 2項の+. -先 LT LE EQ GE GT NE Mili NOT 位 AND OR XOR 低位 HIGH LOW

注) 優先順位が同位の場合は出てきた順番に処理される.

(b) 算術演算子の優先順位

〈リスト 10〉ロケーション・カウンタ(\$)の使用例

JP \$:('JR \$' も同じ)
(a) 無限ループの例

LOOP: JP LOOP ;('JR LOOP' も同じ)
(b) ラベルを使った無限ループの例

す。また ORG 命令による指定は、この変数に値を設定することと考えることもできます。

よく使われる例としてリスト 10 のような、無限ループにする例があげられます。説明するまでもないでしょうが、これはリスト 10(b)とまったく同様な動作をします。

END

アセンブリ・ソース・ファイルが終わったことを宣言 します.アセンブラは END 文をみつけると、それ以 降の文を無視してアセンブル作業を終わります.

よってこれ以降のソース・ファイルの内容については、いっさい関知しません。END文以降の行は、コメントと同じように使用することができます。

なおアセンブラによっては、END 文がなくてもファイルの最終に到達した時点で、アセンブル作業を終了するものもありますが、このようなアセンブラであっても END 文は入れるべきです。 (野口智樹) (トランジスタ技術 1994 年 6 月号および 10 月号より)

トランジスタ技術 SPECIAL No.48

特集 作れば解るCPU

ロジックICで実現するZ80とキャッスル・マシン

好 評 発売中

B 5 判 160頁 定価1,723円(税込)

本書は、コンピュータの構造や動作原理を理解するために、ゼロから出発して、オリジナル・コンピュータの設計から組み立て調整までの方法を解説した自習用のテキストです。

CQ出版社

MS-DOS 用アブソリュート・ クロス・アセンブラの使い方

アセンブラにはアブソリュート型とリロケータブル型があることはすでに説明しました。リロケータブル型は大規模プログラムの開発に最適で、さらにマクロ命令と呼ばれる機能により命令を拡張できるなど、アセンブラでありながら高級言語並みに使えます。

ただしそのぶん機能がありすぎて、初心者の方には 使いづらい面があるのも事実です。ここではいちばん 基本的な機能をおさえた、アブソリュート型アセンブ ラ ZAA.EXE の使い方(入手方法については後述)を 説明します。

● 特徴と動作環境, 仕様

ZAA.EXE はインテル HEX 形式の実行形式ファイルやリスティング・ファイルを出力する、日本語 MS-DOS 用の Z80 アブソリュート・クロス・アセンブラです。動作環境や仕様を表 4 に、実行画面(ヘルプ・メッセージ表示時)のようすを図8に示します。

日本語 MS-DOS 用ですから、エラー・メッセージ やヘルプ・メッセージなどが日本語で表示されます。

アプソリュート型としてひととおりの機能は備わっています。前述の疑似命令もすべて使えます。算術演算子も使えます。

名前やラベルに使える文字は、 $A\sim Z$, $0\sim 9$, "_", "", 漢字も使えます。ただし、先頭の文字に $0\sim 9$ の数字は使えません。また現在のロケーション・カウンタを示す値として\$も使えます。

● アセンブル作業の流れ

まず普段使い慣れているテキスト・エディタでソース・リストを入力します。ファイルの拡張子は .ASM にします。

アセンブルは、DOSのプロンプトから次のように 入力します。

>ZAA ファイル名 /H /S /L[リターン]

拡張子の.ASM は省略できます。ここで例えば Z80TEST.ASM というソース・リストをアセンブル すると、Z80TEST.HEX という HEX ファイルと、

〈リスト 11〉 Z80.BAT の内容

ECHO OFF
REM
REM
ZAA用 アセンブル・バッチ・ファイル
REM
IF "%1" == "" GOTO HELP
ZAA %1 /H /S /L
GOTO QUIT

:HELP ECHO アセンブルするファイル名を指定してください。

:QUIT

〈表 4〉 ZAA.EXE の動作環境および仕様や制限

動作環境 OS 日本語 MS-DOS Ver.3 以上 メモリ フリーエリア 384 K バイト以上 仕様や制限 ・一行の長さは MAX130 文字程度 ・シンボルは、長き無制限(実際は数十文字程度) ・シンボル・ファイルで出力できるのは 44 文字まで ・ニーモニックはザイログ形式 ・未定義命令(LD IXH、n) はサポートしない ・アセンブルした結果が 64 K を超えるようなことがあっても無視する ・シンボル数の最大値は、起動時のメモリの残りによって決定される		
仕様や制限 ・一行の長さは MAX130 文字程度 ・シンボルは、長さ無制限(実際は数十文字程度) ・シンボル・ファイルで出力できるのは 44 文字まで ・ニーモニックはザイログ形式 ・未定義命令(LD IXH、n)はサポートしない ・アセンブルした結果が 64 K を超えるようなことがあっても無視する ・シンボル数の最大値は、起動時のメモリの残り	動作環境	OS 日本語 MS-DOS Ver.3 以上
 ・シンボルは、長き無制限(実際は数十文字程度) ・シンボル・ファイルで出力できるのは44文字まで ・ニーモニックはザイログ形式 ・未定義命令(LD IXH、n)はサポートしない ・アセンブルした結果が64Kを超えるようなことがあっても無視する ・シンボル数の最大値は、起動時のメモリの残り 		メモリ フリーエリア 384 K バイト以上
・EQUの前方参照は不可	仕樣や制限	・シンボルは、長さ無制限(実際は数十文字程度) ・シンボル・ファイルで出力できるのは 44 文字まで ・ニーモニックはザイログ形式 ・未定義命令(LD IXH、n)はサポートしない ・アセンブルした結果が 64 K を超えるようなことがあっても無視する ・シンボル数の最大値は、起動時のメモリの残りによって決定される

〈図8〉ZAAの起動画面



Z80TEST.LST というリスティング・ファイル, Z80TEST.SYM というシンボル・ファイルを出力します。

インテル HEX とは、ROM ライタなどにプログラムを書き込むときなどによく使われるファイル形式で、拡張子が .HEX となります。後述する ROM エミュレータ型 ICE でも使用します.

リスティング・ファイルとは、ソース・リストにアセンブルした機械語やアドレス情報を付加したリストです。シンボル・ファイルとは、そのプログラムの中で使用されたラベルや名前などを示すファイルです。

なお,これらのファイル形式などの中身については 特に知らなくてもとりあえずはかまいません.

アセンブルするたびにこのようなオプション・スイッチを付けるのも面倒なので, リスト 11 のようなバッチ・ファイルを作って使いやすくします. 使い方は,

>Z80 ファイル名[リターン]

とするだけです。 ● **エラーへの対**処

アセンブル時に表示されるエラーメッセージは、シンボルやラベルが定義されていないときや、文法上のエラーなどがあったときに表示されます。エラーが発生すると何行目が何のエラーかを表示するので、先ほどソース・プログラムを入力したときと同様に、テキ

スト・エディタでソース・プログラムを呼び出して、エ ラーのあった行を修正します。

図9にエラーが発生したときの画面表示のようす を示します。

● エラー対処例

ここではいくつか代表的なエラーと、その修正方法 や対策方法を説明します。

▶ アセンブルできないコード

Z80 では使えない命令を指定したときなどに表示さ れます。

ADD C.B

CレジスタとBレジスタの直接の足し算はできませ ん。Z80 は命令の直交性が悪いので、ありそうでない 命令を使ってしまうことがよくあります。命令表でよ く確認してください。

▶ 0で除算した。

その名のとおりゼロで割り算したときに表示されま す. もっとも普通は、

A,5/0

などと直接ゼロを書くことはないと思われます。

LD A,10/DATA

などのとき、DATAの値がゼロのときに表示されま す。

▶ 定数が不正

文字列を切り出して数値に変換するとき, 文字が残 った場合などに表示されます。

> LD HL,1A6

文字の最後に "H" がないと 16 進数とはみなされま せん、または途中の "A" が余計です。

LD A,0002000B

2 進数表記なのに "2" が入っています。

▶値がない

本来なら値や文字がくるべき所になにもないと表示 されます.

LD

(IX+),1

DEFE 1.2.

▶ 括弧などの対応がおかしい

括弧やダブルコーテーションの囲みの対応がおかし いときに表示されます。

DEFB

"ABVC

INCLUDE "IOADR.H

最後にダブルコーテーションが足りません。

DEFB

'DKJLFKAJDL"

文字列の囲みはシングルコーテーションでもダブルコ ーテーションでもできますが、どちらかに統一してく ださい

LD

A,(DATA1+(DATA2+1)

計算式の括弧が足りません。

(HL+1),A

〈図 9〉 ZAA のエラー・メッセージのようす



HLレジスタではディスプレイスメント付きのインデ ックス・アドレッシングはできません。IXやIYレジ スタを使えば大丈夫です。

▶ 余分な文字列が付いている

命令や構文上、文字のいらないところに文字がきて いると表示されます.

LD A.B : comment

コメントの指定に":"を間違って使った例です。

T.D A,(DATA+2))

括弧が多いときも表示されます。

▶ ラベルまたは名前が不正

ラベルには予約語や先頭が数字の文字列は使えませ

LD ALD+4

▶ ラベルまたは名前の二重定義

同じ名前のラベルや名前があるときに表示されます。

name EQU- 100H

name: LD

▶ ラベルが未定義

定義されていないラベルを使うと表示されます。

LD A,hjk

ラベルの綴り間違いということが多いので、スペルを 確認してください。また,

LD A.B

のように","と間違って"."を使ってもこのエラー が表示されます。

▶ 構文エラー

ラベル、名前、予約語以外の文字で行が始まるとき などに表示されます。

A.B

100: LD

先頭の文字が数字の場合はラベルになりません.

LD: XOR

予約語はラベルに使えません。

(IX+4),A

いきなりオペランドがきている例です。

LD - B.

▶ 値が範囲を超えた

相対ジャンプ命令で飛び先が相対アドレッシングの 範囲を超えたときに表示されます。 JP 命令にするか、飛び先のアドレスを近い位置に変更します。

ROM エミュレータ型 ICE を使ったデバッグのすすめ

デバッグ方法のいろいろ

● デバッガとは

すでに説明したように、アセンブラの表示するエラー・メッセージとは、文法上のエラーについてだけで、 プログラムの論理的な間違いについては関知していません。

よって CPU がどのようにプログラムを実行していくか, レジスタやメモリはどう変化していくかを見ることができると, プログラムの動作そのものわかり, プログラムの動作のチェックが非常にしやすくなります.

このように、プログラムを実行したときのレジスタの変化のようすや、メモリの内容を表示したり編集できたるするツールを、デバッガとよびます。

■ ROM ライタだけ!

デバッグ・ツールが何もない状況では、できたプログラムを ROM に書き込んで動作するかどうかを確認する方法しかありません。動作しなければまたプログラムを直して再アセンブルし、ROM の書き直しが必要です。

また、パソコンの画面やプリンタに打ち出したリストを眺めるという机上デバッグしか手がないので、タイミングに問題のある場合などは、その原因を突き止めるのが困難になります。

● ターゲット側にモニタを乗せる

次に考えられる手法としては、動作させるマイコン

側に、何らかのモニタ・プログラムを搭載し、このモニタ・プログラムを使いながらレジスタやメモリの変化を確認しプログラムの動作を調べるものです。

スタンド・アロンで動作させたいなら、最低限 16 進キーによる入力や 7 セグメント LED による表示が必要です。しかしデバッグが終われば不要になります。組み込み機器としてはデバッグ時だけのハードウェアは無駄になります。このスタイルのマイコン・ボードは基本的に学習用ということになるでしょう[図 10 (a)]。


そこで、入力や表示は他の装置にまかせ、ターゲット側にはモニタ・プログラムとその装置との通信部分のハードウェアを搭載させる形のモニタが考えられました。これがリモート・モニタとよばれるものです[図 10 (b)].

モニタ・プログラムの機能としては、レジスタやメモリの表示や書き換えの機能は同じですが、その結果をシリアル・ポートなどを通じてパソコンなどとやり取りする部分がスタンド・アロン型と異なります。

● リモート・モニタを使ったデバッグ

ROM ライタだけの環境よりは格段に"まともなデバッグ"ができる環境にはなりました。しかし、ホスト側からデバッグしたプログラムを転送して実行したり、メモリを書き換えたりしてデバッグを進めるわけですから、RAM上で作業しなければなりません。ROM 領域でのメモリの書き換えやステップ実行などが不可能です。


またマイコンの限られたメモリ空間に、モニタ・プ




(a) スタンド·アロン型(学習用)

(b) リモート·モニタ型

〈図 11〉 ICE によるデバッグ



〈図 12〉 ZVP のシステム構成



ログラムも入るわけですから、開発するプログラムが 大規模になるとメモリが足りなくなることもあります。

● ICE によるデバッグ

ICE(イン・サーキット・エミュレータ)とは CPU そのものをエミュレーションさせることで、CPU の動作をその手の内までも調べられる、マイコン開発ツールとしては最高のデバッグ・ツールです(図 11).

CPU に電源やクロックが正常に入力されているかどうかの物理的なチェックから、ROM 領域のメモリの読み書き、ステップ実行なども可能になります。また基本的にマイコンのメモリ空間にモニタ・プログラムのための領域やワークエリアが取られることがありません。

しかしやはりネックはその価格にあるでしょう。 Z80用といえど、多機能なものは数十万円はします。 また使用する CPU のパッケージが QFP だったりす ると、取り付けるためのアダプタが必要になったり、 取り付け不能な場合すらあります。

● ROM エミュレータ型 ICE によるデバッグ

ここでは、ICE と同等の機能をもちながら、それでいてリモート・モニタ並の価格と使いやすさの、ROMエミュレータ型 ICE Z Vision PRO(システムロー

ド)を活用したデバッグ手法について簡単に解説します。

Z Vision PROmini

● ZVP の概要

Z Vision PRO(以下 ZVP)とは、ROM プローブを ターゲットの ROM ソケットに、RS-232-C 端子をホ スト・パソコンに接続して使用する、ROM エミュレ ータ型 ICE です(図 12)。

ここでは ZVPの 機能限定版である Z Vision PROmini を使用してみます。 mini 版といっても, ひととおりのデバッグ機能は備わっています。

その主な特徴は、

- ▶ ROM 領域へのダウンロード, ブレーク・ポイントの設定, ステップ実行が可能
- ► Z80 のもつメモリや I/O の全アドレス空間をユーザに解放
- ▶ ROM ソケットに接続するので、取り付け方法が CPU のパッケージに左右されない

などが上げられます。

対応するターゲット CPU ボードの条件を表5に、

〈表 5〉ターゲット CPU ボードの条件

- ・搭載 CPU が Z80 または Z80 とオブジェクト互換の CPU.
- ・アドレス 0000h 番地から最低 8 K バイトの空間が ROM 領域になっている。
- ・64 K, 128 K, 256 K ビットの ROM に対応した ROM ソケットであること。
- · RAM を最低2Kバイト以上装備している
- ・RESET 信号、MI 信号、MREQ と WR を負論理 AND した MWR 信号が取り出せること。
- · CPU のバスと ROM の間にバッファなどがないもの。

〈表 6〉動作確認ずみ動作保証ボード

	ボード型名	最高クロック周波数	メーカ
	AKI80	最高クロック周波数8MHz(ただし、 キットなので完全に動作が確認され ているもののみ)	秋月電子 通商
	A3000 シリーズ A5000 シリーズ	ウェイトありで, 10 MHz まで対応 ウェイトありで, 16 MHz まで対応	亜土電子 工業
	UEC-Z77 シリーズ	最高8MHzまで	梅澤無線 電機
	KBC-Z50		共立電子 産業
-	GPY-Z15		日本コム ネット
	TC-11 TC-15		田中電子

〈表 7〉 ZVP 使用上の制限

- ・アドレス 0000h~007Fh までの領域には割り込みベクタ・ テーブルを置かない
- ・モニタに復帰するための命令として RST 00H, 08H, 30H, 38H の 4 本のうちの 1 本を使用する
- ・CPUの最高クロック周波数は8MHzまで(ウェイト挿入ができれば16MHzまで)

動作確認済みのマイコン・ボードを表6に示します。 またメモリや I/O の制限は基本的にはありません

が、表7に示すような若干の制限があります。

● 前準備


まず使用するターゲット・ボードに合わせて各モード・スイッチをセットします。まずターゲット ROM ソケットに合わせて ROM 容量の切り替えをします。 さらに CPU についても図 13 のように切り替えます。 それ以外のジャンパ・スイッチは標準状態でかまいません。

次にターゲット・ボードの ROM ソケットへ ICE の ROM プローブを挿入します。ピン方向を間違えないでください。

そして CPU の RESET 端子に RST を、MI 端子に MI を、SRAM の WE 端子に WE の各 IC クリップを接続します。 CPU やメモリがフラット・パッケージなどを使っていて、IC クリップの接続ができないときは、その信号が接続されているコネクタや拡張端子などでかまいません。


次にホスト・パソコンと ICE を RS-232-C のストレ

〈図 13〉 ZVP のジャンパ設定



(b) CPUの設定(JP2)

〈図 14〉 Z Vision PROmini のセットアップ画面



ート・ケーブルで接続します。ホスト・パソコン側のシリアル端子は、パソコンの機種やディスクトップ型やノート型などの違いでいろいろあるので、ケーブルは各自使ラパソコン用のストレート・ケーブルを用意してください。ICE 側は D-Sub25 ピン・メスです。

そして接続間違いがないかどうかよく確かめてから, ターゲット・ボードの電源を入れます.

● ホスト・パソコン側の準備

まず MS-DOS を起動したら、添付フロッピ・ディスクに入っている環境セットアップ・プログラム SETZVP を実行します

>SETZVP[リターン]

起動画面を図14に示します。ここでは使用するマイコン・ボードのCPUの種類、メモリ・マップ、プログラマブル・ウェイト・ステート・ジェネレータ内蔵のCPUのときは、そのウェイト数などを設定します。

設定が完了したら終了してください。

これ以降,同じマイコン・ボードを使う場合は再設 定は必要ありません。メモリ・マップを変えたり,別 のマイコン・ボードを使用するときにもう一度設定し てください。

そして ZVP を起動します. 起動方法は,

>ZVPM[リターン]

とするだけです。オプション・スイッチは特に必要ありません。

● ZVP の画面構成

図 15 に起動時の画面のようすを示します。

①をダイアログ・ウィンドウと呼び、コマンドの入力はここで行います。②をディスプレイ・ウィンドウと呼び、逆アセンブル・リストが表示されます。③をレジスタ・ウィンドウと呼び、各レジスタの値やフラグのようすを示します。④をダンプ・ウィンドウと呼び、メモリの16進ダンプ表示をします。④'はダンプ・ウィンドウの ASCII 文字表示画面です。

⑤はブレーク・ウィンドウで、ブレーク・ポイントが表示されます。⑥は ZVP の動作モードの表示で、ターゲット・ボードと通信しているときは通信中、Gコマンドでプログラム実行中は実行中、コマンド待ちの状態のときは休止中と表示します。

ZVPの使い方

● プログラムのロード

まず何はともあれ、デバッグしたいプログラムをロードしなければなりません。ZVPでロードできるプログラム・ファイル形式は、インテル HEX ファイル形式です。またファイル名が同じで、拡張子が、SYMというシンボル・ファイルがあると、そのファイルも読み込みます。

カーソルがダイアログ・ウィンドウにいるときに、F2を押すとロード・ファイル形式の選択画面になります。ここでカーソルを HEX 形式に移動しリターン・キーを押すと、HEXファイルの一覧が表示されます。カーソル・キーで読み込みたいファイルを選択しリターン・キーを押せば読み込みます。

またLコマンドから読み込むときは、ダイアログ・ ウィンドウで、

ZVP>L ファイル名 ファイル名 [リターン] としても読み込めます。

● ダンプ・ウィンドウの表示/編集


ダンプ・ウィンドウに任意のアドレスのデータを表示させたいときは、ダイアログ・ウィンドウで D コマンドを使います.

ZVP>D 8000[リターン]

これでアドレス 8000h 以降のメモリが 16 進ダンプ画面で表示されます。

内容を編集したいときは、ダイアログ・ウィンドウで F4 キーを押すとカーソルがダンプ・ウィンドウに 移動します. ここで数値を入力すれば OK です. また

〈図 15〉 Z Vision PROmini の起動画面



カーソル・キーで移動すると、表示範囲がスクロール します。またもう一度 F4 キーを押すとダイアログ・ ウィンドウにカーソルが戻ります。

● ディスプレイ・ウィンドウの表示/編集

ディスプレイ・ウィンドウに任意のアドレスのリストを表示させたいときは、ダイアログ・ウィンドウで U コマンドを使います

ZVP>U 100[リターン]

これでアドレス 0100h 以降の命令がアセンブル・リストで表示されます。またダイアログ・ウィンドウで F5キーを押すと、カーソルがディスプレイ・ウィンドウに移動し、カーソル・キーで上下方向に移動するとスクロールします。もう一度 F5キーを押すとダイアログ・ウィンドウにカーソルが戻ります。

命令を書き換えたいときは、ダイアログ・ウィンド ウから、

ZVP>A 200[リターン]

とすると、アドレス 200h 番地から、1パス・アセンブルができます。1パス・アセンブルとは、1行入力するごとに機械語に変換してくれる機能です。何も入力しないでリターン・キーを押すと、ダイアログ・ウィンドウに戻ります。

● レジスタの値の変更

レジスタの値を変更するときは、ダイアログ・ウィンドウから F7 キーを押します。するとカーソルがレジスタ・ウィンドウに移動し、カーソル・キーで変更したいレジスタに移動できます。そして数値を入力すると値を変更できます。リターン・キーを押すか、もう一度 F7 キーを押すとダイアログ・ウィンドウに戻ります。

またダイアログ・ウィンドウから直接,

ZVP>R PC 8000[リターン]

と, レジスタ名と値を指定しても設定できます。

● ブレーク・ポイントの設定

ブレーク・ポイントとは, 実行を止めたいアドレスのことで.

ダイアログ・ウィンドウから、 ZVP>BP 29A1[リターン]

として設定します。

● ブレーク・ポイントのクリア

一度設定したブレーク・ポイントをクリアします。 ダイアログ・ウィンドウから、

ZVP > BC n[yy-y]

として、ブレーク・ポイント番号 n をクリアします。 ブレーク・ポイントは画面最上部に表示されています。

● プログラムの実行

実行はGコマンドを使います。プロンプトから、 ZVP>GO[リターン] とすると、アドレス 0000h から実行を開始します。アドレスがブレーク・ポイントになったら実行をやめてモニタに戻ってきます。

また直接プレーク・アドレスを指定することもできます。

ZVP>GO 290[リターン]

この例では、アドレス 0000h から実行を始めて、アドレスが 290h になるとブレークしてモニタに戻ってきます。

● ステップ実行

ステップ実行とは、命令を1ステップずつ実行していくものです。1命令の実行が終わるたびに画面の各

〈表 8〉 Z Vision PROmini のコマンド一覧

コマンド	内容	書 式
A	1パス・アセンブルを行う	A[⟨アドレス⟩]
BP	ブレーク・ポイントの設定	BP[<n>]<アドレス>[<回数>]</n>
BD	ブレーク・ポイントの無効化	BD $n_0[n_1[n_2\cdots]]$
BE	ブレーク・ポイントの有効化	BE $n_0[n_1[n_2\cdots]]$
BC	ブレーク・ポイントの削除	BC $n_0[n_1[n_2\cdots]]$
BL	ブレーク・ポイントのリスト	BL
BI	ブレーク・ポイントの通過回数の再設定	BI $n_0[n_1[n_2\cdots]]$
D	メモリ・ダンプの表示と書き換え	D[〈モード〉][〈開始アドレス〉[〈終了アドレス〉]]
F	メモリをデータで埋める	F<開始アドレス><終了アドレス>d ₁ [d ₂ [d ₃ …]]
G	プログラムの実行	G[<開始アドレス>[<ブレーク・ポイント>]]
ID	指定ポートからデータを読み込む	ID(I/O アドレス)
L	インテル HEX ファイルの読み込み	L[〈HEX ファイル〉][〈シンボル・ファイル〉]
MV	メモリのコピー	MV<開始アドレス><終了アドレス><転送先アドレス>
OD	指定ポートへのデータの書き込み	OD <i o="" ポート=""><出力データ></i>
P	パス・トレース	P[〈回数〉]
Q	終了	Q
R	レジスタ、フラグの設定	R[<reg>][<値>]or RF<flgs>[<flgs>[<flgs>······]]</flgs></flgs></flgs></reg>
SL	シンボルの表示	SL[〈シンボル〉]
SC	シンボルの削除	SC〈シンボル〉
SS	シンボルの登録	SS〈シンボル〉〈値〉
Т	ステップ・トレース	T[〈回数〉]
U	逆アセンブル・リストの表示	U[〈アドレス〉]
WH	インテル HEX ファイルの出力	WH[<ファイル>[<開始アドレス>[<終了アドレス>]]]

注) ダイアログ・ウィンドウのコマンドと指定形式, []パラメータは省略可. </br>

(a) コマンド一覧

10 進数	先頭が%で始まる場合	%124(10 進数の 124)
16 進数	先頭が0~9で始まる場合 A~Fの文字で始まる場合は先頭に0を付ける	8000 (10 進数の 32768) 0FFFFh (10 進数の -1)
シンボル	先頭が数字以外の文字(ただし小文字は大文字に 変換される) シンボルに使用できる文字 A~Z 0~9 \$. ? @	BC("BC"というラベル名)
レジスタ	先頭が#で始まり、以下のレジスタ名文字列がつ づいたとき A,B,C,D,E,H,L,I,R,BC,DE,HL,IX,IY,PC,SP A',B',D',E',H',L',BC',DE',HL'	# BC(BC レジスタに格納されている値)
演算子	+のみ使用可能	8000+10(16 進数で 8010h)

(b) 定数,数値の表現

ウィンドウに直後の状態が表示されるので、レジスタ の変化のようすが手に取るようにわかります。

まずRコマンドなどで実行開始アドレスをPCレジスタに設定します。そしてダイアログ・ウィンドウでF8キーを押すと、PCレジスタで示されるアドレスの命令を1命令実行して戻ります。各レジスタやメモリ内容は、その実行した命令によって変化します。 当然PCレジスタも次の命令のアドレスを示します。

ですから一度押すと次の命令を, さらに押すとまた 次の命令をという具合に, 1命令ずつ実行を繰り返し ます.

● 連続ステップ実行

先ほどのステップ実行と同様に PC レジスタに実行 開始アドレスを設定してから, ダイアログ・ウィンド ウで SHIFT キーを押しながら F8 キーを押します. ESC キーを押すまで連続的にステップ実行します.

● パス・トレース実行

ステップでは、サブルーチンがコールされても、サブルーチンも1ステップずつ実行していました。パス・トレースとはサブルーチンなどのコールがあったときは、そのサブルーチン内はブレークせずにリアルタイムで処理するトレースです。

サブルーチン・コールをそれ自体があたかも1命令 であるかのようにステップ実行できるので、メイン・ ルーチンの実行の流れをチェックしたいときに使用し ます。これもステップ実行と同様に PC レジスタにア ドレスを設定したら、ダイアログ・ウィンドウで F10 キーを押します。

● 連続パス・トレースの実行

パス・トレースを連続で行うモードです。使い方は 連続ステップと同様です。ESC キーで終了します。

● 終了

ダイアログ・ウィンドウで、F1キーまたは、ZVP>Q[リターン]

とすると、終了の確認を聞いてくるので、Yを押せば 終了します。

表8に ZVPmini 版のコマンドの一覧を示します。

● デバッグの手順

まずデバッグするプログラムをロードします. ROM 領域に対しても読み書きできるので、プログラムがアドレス 0000h から始まるものでもかまいません。デバッグのコツはブレーク・ポイントの設定とトレースの使い方にあります。正しく実行することがわかっている部分をトレースしても時間の無駄です。そこでここから先の動作を調べたいというアドレスにブレーク・ポイントを設定し、実行してブレークさせます、そこからステップ実行やトレースをさせて、レジスタやメモリの変化を調べるというやり方が一般的です。

〈藤丘勝信〉

●参考文献●

頒布ディスクの内容と申し込み方法

● 頒布ディスクについて

本特集に掲載したリストをディスク頒布します。 ディスクの内容は、第1章から第11章までにでて きたすべてのリストと、Z80用アブソリュート・クロ ス・アセンプラ ZAA です。

ZVP については目次裏の申し込み方法をご覧ください。

● 頒布ディスクの申し込み方法

下記申し込み用紙に必要事項を記入し,代金同封の うえ**現金書留**で,右記宛先までお送りください。 ▶頒布価格 3,000 円(税, 送料込み)

▶頒布メディア

3.5 インチ 2HD(1.25M フォーマット) 3.5 インチ 2HD(1.44M フォーマット) 5 インチ 2HC(PC9801 読み込み可)

▶申し込み期限

1998年12月31日(当日消印有効)

▶申し込み先

〒 170 東京都豊島区巣鴨 1-14-2 CQ 出版㈱ トランジスタ技術 SPECIAL No.49 ディスク頒布係

送り先ご住所:〒	CIAL No.49 ソース・リスト申	し込み用紙	TRSP49Z
お名前: (本) 本以 + MU (日)	TO (SHEET) THE WALKER WE THE CORRECT	□3.5 インヲ	√印を付けてください) f 2HD(1.25M) f 2HD(1,44M) 2HC

- ●本書掲載記事の利用についてのご注意 本書掲載記事には著作権があり、また工業所有権が確立されている場合があります。したがって、個人で利用される場合以外は所有者の承諾が必要です。また、掲載された回路、技術、プログラムを利用して生じたトラブル等については、小社ならびに著作権者は責任を負いかねますのでご了承ください。
- ●本書に関するご質問について 文章,数式等の記述上で不明な点についてのご質問は,必ず往復はがきか返信用封筒を同封した封書にてお願いいたします。ご質問は著者に回送し直接回答していただきますので、多少時間がかかります。また、本書の範囲を超えるご質問には応じられませんので、ご了承ください。

トランジスタ技術 SPECIAL

No.49

. CCQ出版(株) 1995

1995年1月1日 初版発行 1997年7月20日 第3版発行

編集人 蒲 生 良 治

発行所 CQ 出版株式会社 ■ 170 東京都豊島区巣鴨 1-14-2

電話 03-5395-2121(出版部), 03-5395-2141(販売部)

振 替 00100-7-10665

(定価は表四に表示してあります)

印刷·製本 三晃印刷株式会社

3端子/チョッパ/フライバック各種レギュレータ ICの使い方

トランジスタ技術編集部 編 B5判 160頁 定価1.682円

電源用 IC活用マニュアル

本書は各種電源用ICのデータの要点と活用方法を網羅しています.

各メーカーのデバイスの中から汎用の電源ICを精選し、タイプ別に電源の設計法や回路例、実測データなどポイントをおさえてわかりやすく解説をしています。

いまや電源システムは、エレクトロニクスの世界では必須であり、その心臓部とも言える役割りをこのICが担っています。技術進歩に伴い、電源ICも高効率で優れたものが開発され、さらに用途別に多種多様の製品が世に出まわっています。

電源システムを構築するための必携マニュアルとして本書をお勧めします。

抵抗、コンデンサ、インダクタ、機構部品の特徴と仕様

わかる電子部品の基礎と活用法

薊 利明/竹田俊夫 著 B5判 184頁 定価1,733円

本書では抵抗、コンデンサ、インダクタ、機構部品の種類とその構造、仕様、特徴をイラストを豊富に使ってわかりやすく解説しています。それに加え、部品の故障率や故障モードなど高信頼設計のための基礎データなどもまとめてみました。ハードウェア・エンジニアには必読の書です。

計測制御の信号処理からセンサ/通信インターフェースまで

トランジスタ技術編集部 編

モジュール化に役立つ実用電子回路集

B5判 160頁 定価1.631円

本書では、あらゆる場面で役立つ、モジュール設計のための回路として、汎用部品でコンパクトに構成した粋な回路を集めました。また設計した回路をより実用的なものにするために、モジュール化設計した回路同士やパソコン、測定器との接続などに役立つ、便利なインターフェース回路も豊富に紹介しています。

 DOS/Vマシンのインターフェースを拡張するハードウェア設計 トランジスタ技術編集部 編

 IBM PCとISAバスの活用法
 B5判 164頁

 定価1,835円

本書ではIBM PC/AT互換機の標準入出力インターフェースの仕様をまとめたあと、ISAバスのハードウェアについて詳細に解説しています。さらに、16550Aを使用した拡張シリアル・ポート・アダプタ、高速FIFOを使用したファンクション・ジェネレータ・ボードなど、IBM PC/AT互換機用のISA拡張アダプタ・カードの設計・製作事例を具体的な回路図とサンプル・プログラムを示しながら解説しています。

新つくるシリーズ

●B5判●160頁●各定価1,529円●

No.1 〈好評発売中〉

つくるツール&測定器

おもな内容●ディジタル電圧計/ファンクション・ジェネレータ/カーブ・トレーサ/*LC*メータ/etc.

No.2 〈好評発売中〉

つくるオーディオ&ビデオ

おもな内容●オーディオ・アンプ/ サウンド・プロセッサ/ビデオ・ セレクタ/ビデオ・エフェクタ/ etc. No.3 〈好評発売中〉

つくるオリジナル・グッズ

おもな内容●電子ゲーム/キッチン・タイマ/電子温度計/電磁波 時計/ニカド電池充電器/紫外線 メータ/etc. ISBN4-7898-3241-4 C3055 ¥1641E

CQ出版柱

定価:本体1,641円(税別)





